Автор: Пользователь скрыл имя, 28 Декабря 2011 в 23:23, контрольная работа
Функция уже минимальна
Для сокращения числа элементов будем использовать значения выходного переноса P как вспомогательной переменной при определении выходной суммы S (т.е S- функция 4-х переменных)( при наборах переменных, являющихся нереальными (например, единичное значение переноса при нулевых значениях всех переменных), поставлены безразличные значения x для функции S, которые можно доопределять произвольным образом.)
3:
| A3 | B3 | P2 | Cout | S3 |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 |
Для примера сложим 2 четырехразрядных числа:
1011+1111=11010
Проверим по таблицам истинности:
A0=1; B0=1;Cin=0 → P0=1;S0=0
A1=1; B1=1; P0=1 → P1=1;S1=1
A2=0; B2=1; P1=1 → P2=1;S2=0
A3=1; B3=1; P1=1 → Cout=1;S2=1
итого:11010.
Результаты сошлись, следовательно, схема работает правильно.
Сложность схемы. Исходя из задания 3 сложность схемы составляет:
16-ЛИ1
16-ЛЛ1
4- ЛН1
Время задержки. На одном разряде T=5 tзлэ, следовательно на 4 разрядах T=20 tзлэ
Задание 4
Синтезировать схему 4-х разрядного мультиплексора 2 x 1. Определить сложность схемы C и время задержки T.
РЕШЕНИЕ
Рассмотрим сначала одноразрядный мультиплексора 2 x 1.
Реализация такого устройства:
Основой данной схемы являются две схемы совпадения на элементах И, которые при логическом уровне «1» на одном из своих входов повторяют на выходе то, что есть на другом входе.
Условное графическое обозначение:
Для повышения
разрядности соединим 4 одноразрядный
мультиплексора 2 x 1. Мультиплексор на 4 разряда
представляет собой 4 одноразрядных мультиплексора
с одной общей схемой выбора канала
-дешифратором 2 x 4
Сложность схемы:
Сложность схемы 1 мультиплексора
2-ЛИ1
1-ЛЛ1
1- ЛН1
Сложность дешифратора 2х4
4-ЛИ1
2- ЛН1
Общая сложность схемы
12-ЛИ1
4-ЛЛ1
6- ЛН1
Время задержки. На дешифраторе T=2 tзлэ; на мультиплексоре T=3 tзлэ, следовательно на общее время задержки T=5 tзлэ.
Задание 5
Из исходного триггера получить результирующий триггер. Для результирующего триггера нарисовать граф переходов и получить характеристическое уравнение.
РЕШЕНИЕ
Граф JK - триггера
Характеристическое
уравнение.
Задание 6
Синтезировать регистр, реализующий две операции: Сдвиг на 1 разряд влево и Сдвиг на 2 разряда влево
РЕШЕНИЕ
Регистр строится на основе D-триггеров. При нулевом уровне на входе «Управление» вход демультиплексоров присоединен на их выход «0» и при подаче тактирующего импульса на вход «Сдвиг» регистр сдвигает записанное в него число на одну позицию влево (то есть от младших битов к старшим). Если на входе «Управление» уровень логической единицы, то входы демультиплексоров подсоединены на их выходы «1» и при подаче тактирующего сигнала в регистре происходит сдвиг на 2 позиции влево. Элемент «Или-Не» нужен для того, чтобы при сдвиге на 2 позиции в младший бит записать «0».
Задание 7
Синтезировать двоичный суммирующий счетчик с последовательным переносом (коэффициент счета 19)
РЕШЕНИЕ
Счетчик построен на основе T-триггеров. При достижении счетчиком значений выходов Q4=1, Q3=0, Q2=0, Q1=1, Q0=1 (то есть числа ) на выходе элемента «И» появляется единичный уровень и, соответственно, все триггеры сбрасываются в нулевое состояние.