Проектування блоку памяті 52 КБ

Автор: Пользователь скрыл имя, 12 Мая 2015 в 12:11, курсовая работа

Краткое описание

Мікропроцесор і8085 не потребує підключення зовнішнього генератора тактових імпульсів. Мікросхема ОЗП К132РУ6Б має організацію 16 К х 1, мікросхема ПЗП КС573РЕ8А – 32 К х 8. Тому приймається, що модуль ПЗП буде мати ємність 32 Кбайти і складатися з одного модуля, побудованого на одній мікросхемі КС573РЕ8А. Модуль ОЗП матиме ємність20 Кбайт і складатиметься з двох субмодулів по вісім мікросхем К132РУ6Б.
В якості буферів шини адреси використовуються багаторежимні буферні регістри КР580ИР82, буфера шини даних – шинні формувачі К589АП16.

Файлы: 1 файл

1 Аналіз технічного завдання.docx

— 845.99 Кб (Скачать)

3.5 Мікросхема КР580ИР82

 

Мікросхема КР580ИР82 – це 8-розрядний адресний регістр, призначений для зв’язку мікропроцесора з системною шиною; володіє підвищеною навантажувальною здатністю. Умовне графічне позначення мікросхеми наведено на рис. 3.7, призначення виводів – в табл. 3.5, функціональна схема – на рис. 3.8.

 

Рисунок 3.7 – Умовне позначення мікросхеми КР580ИР82

Таблиця 3.5 – Призначення виводів КР580ИР82

 

Номер виводу

Позначення

Призначення

1 – 8

9

10

11

19 – 12

20

DI0 – DI7

OE

GND

STB

DO0 – DO7

UCC

Входи регістра

Дозвіл виходу

Загальний

Строб

Виходи регістра

+5В


 

 

Рисунок 3.8 – Структурна схема ВІС КР580ИР82

 

Кожна мікросхема складається з восьми однакових функціональних блоків і схеми керування. Блок містить D-тригер-«клямку» і потужний вихідний вентиль. За допомогою схеми керування проводиться стробування записуваної інформації і керування третім станом потужних вихідних вентилів.

В залежності від стробуючого сигналу STB мікросхеми можуть працювати в двох режимах: в режимі шинного формувача і в режимі зберігання [1].

 


Информация о работе Проектування блоку памяті 52 КБ