Проектування блоку памяті 52 КБ

1 Аналіз технічного завдання

 

При організації ЦП з модулем пам’яті на 52 Кбайт необхідно демультиплексувати шину адреси/даних, буферизувати шини, сформувати необхідні керуючі сигнали та побудувати модулі пам’яті відповідної ємності та пристрій вибору елементів пам’яті.

Мікропроцесор і8085 не потребує підключення зовнішнього генератора тактових імпульсів. Мікросхема ОЗП К132РУ6Б має організацію 16 К х 1, мікросхема ПЗП КС573РЕ8А – 32 К х 8. Тому приймається, що модуль ПЗП буде мати ємність 32 Кбайти і складатися з одного модуля, побудованого на одній мікросхемі КС573РЕ8А. Модуль ОЗП матиме ємність20 Кбайт і складатиметься з двох субмодулів по вісім мікросхем К132РУ6Б.

В якості буферів шини адреси використовуються багаторежимні буферні регістри КР580ИР82, буфера шини даних – шинні формувачі К589АП16.

Пристрій вибору мікросхем пам’яті буде будуватися на елементах серії.

Структурна схема ЦП з модулем пам’яті 36 Кбайт наведений на рис1.1.

Рисунок 1.1 – Структурна схема ЦП з модулем пам’яті 52 Кбайт

 

 

 

3 Вибір  елементів схеми

 

3.1 Мікропроцесор і8085

 

На рис. 3.1 показана архітектура МП і8085. Він має 16-розрядний лічильник команд і клямку адреси, яка завантажує спеціалізовану адресну (А15 – А8) і мультиплексовану шини (AD7 – AD0). Паралельні дані входять в МП і залишають його через AD7 – AD0. Ця шина передає адресу, коли лінія керування ALE отримує Н-сигнал, і дані, коли L-сигнал.

Рисунок 3.1 – Функціональна схема МП Intel 8085

 

             По 8-розрядній внутрішній шині  вхідні і вихідні дані вводяться  всередину пристрою. Вони можуть  надходити з внутрішньої шини  даних у 8-розрядний акумулятор  або регістр тимчасового зберігання, в індикатори, регістр команд, пристрій  керування, в будь-який з регістрів  загального призначення (B, C, D, E, H, L), 16-розрядний покажчик стека, 16-розрядний

 

 

 

лічильник команд або 8-розрядний буфер адреси/даних. Виводи SID і SOD вводу і виводу послідовних даних наведені справа зверху (рис. 3.1), входи переривання (INTR, RST 5.5, RST6.5, RST 7.5 i TRAP) – зверху зліва разом з виходом (підтвердження запиту на переривання).

Арифметико-логічний пристрій (АЛП) завантажується двома 8-розрядними регістрами (акумулятором і регістром тимчасового зберігання). Регістр стану містить п’ять індикаторів стану.

Регістр команд пов'язаний з дешифратором. Останній визначає поточну команду, необхідну мікропрограму або наступний машинний цикл. Він інформує схему керування і синхронізації про послідовність дій. Ця схема координує дії МП і периферії.

До складу МП і8085 входять 8- і 16-розрядні регістри. Адресованих 8-розрядних регістрів тут вісім, шість з яких (регістри загального призначення) можуть бути використані або як 8-розрядні, або можуть об’єднуватися в три 16-розрядні пари. Окрім того, МП і8085 містить два 16-розрядних регістра.

Акумулятор (або регістр А) є ядром всі операцій МП, до яких належать арифметичні, логічні операції, завантаження або розташування даних в пам’яті і пристроях вводу/виводу. Це 8-розрядний регістр.

Регістри загального призначення BC, DE, HL можуть бути використані як шість восьмирозрядних регістри або три 16-розрядні пари регістрів в залежності від поточної виконуваної команди. Пара HL (звана фірмою Intel покажчиком даних) може бути використана для вказівки адреси. Декілька команд використовують пари BC i DE в якості покажчика адреси, але звичайно вони є регістрами зберігання даних.

Лічильник команд РС завжди вказує на комірку пам’яті наступної для виконання команди.

Покажчик стека SP є спеціальним регістром – покажчиком адреси (або даних), яка завжди вказує на вершину стеку ОЗП. Це 16-розрядний регістр.

Регістр стану (або індикаторів) містить п’ять одно розрядних індикаторів, в

 

 

яких міститься інформація, що відноситься до стану МП. Ці покажчики використовуються умовними розгалуженнями програми, викликами підпрограм і поверненнями з підпрограм.

Призначення виводів ВІС і8085 наведено в таблиці 3.1, умовне позначення мікросхеми – на рис. 3.2 [5].

Таблиця 3.1- Назви і призначення виводів МП Intel 8085

Виводи	Призначення	Тип
AD0 – AD7	Шина адреси/даних	Двонапрямлена, три стани
A8 – A15	Шина адреси	Вихід, три стани
ALE	Дозвіл захвату адреси	Вихід
	Керування зчитуванням	Вихід, три стани
	Керування записом	Вихід, три стани
	Покажчик ВВ або пам’яті	Вихід, три стани
S0, S1	Покажчик стану шини	Вихід
READY	Виклик стану очікування	Вхід
SID	Введення послідовних даних	Вхід
SOD	Виведення послідовних даних	Вихід
HOLD	Запит захоплення	Вхід
HLDA	Підтвердження стану захоплення	Вихід
INTR	Запит переривання	Вхід
TRAP	Запит немаскованого переривання	Вхід
RST 5.5 RST 6.5 RST 7.5	Запит апаратного векторного переривання	Вхід
	Підтвердження запиту на переривання	Вихід
	Скидання системи	Вихід
RESETOUT	Скидання периферії	Вихід
Х1, Х2	З’єднання кристала або зовнішнього ГТІ	Вхід
CLK	Сигнал внутрішнього ГТІ	Вихід
VCC, VSS	Живлення, земля

 

 

Рисунок 3.2 – Умовне графічне позначення МП і8085

 

3.2 Мікросхема К132РУ6Б

 

Мікросхема К132РУ6Б (рис. 3.3) являє собою статичний (тактований) оперативний запам’ятовуючий пристрій ємністю 16 Кбіт (16383 x 1) із схемами керування. Маса не більше 2,5 г.

 

 

 

Рисунок 3.3 – Мікросхема К132РУ6Б

 

Призначення виводів: 1 – вхід адресний рядка А3; 2 – вхід адресний рядка А4; 3 – вхід адресний рядка А5; 4 – вхід адресний рядка А6; 5 – вхід адресний стовпця А7; 6 – вхід адресний стовпця А8; 7 – вхід адресний стовпця А9; 8 – вихід інформаційний D0; 9 – вхід сигналу «запис-зчитування» ; 10 –загальний 0; 11 – вхід сигналу дозволу ; 12 – вхід інформаційний DІ; 13 - вхід адресний стовпця А10; 14 – вхід адресний стовпця А11; 15 – вхід адресний стовпця А12; 16 – вхід адресний стовпця А13; 17 – вхід адресний рядка А0; 18 – вхід адресний рядка А1; 19 – вхід адресний рядка А2; 20 – напруга живлення.

Загальні рекомендації по застосуванню.

Допустиме значення статичного потенціалу не більше 100В. Максимальна напруга статичної завадостійкості низького рівня по всім входам 0,8В; мінімальна напруга статичної завадостійкості високого рівня по всім входам 2,2 В.

Режими роботи ВІС К132РУ6Б наведені в табл. 3.2, електричні параметри – в табл. 3.3 [3].

 

Таблиця 3.2 – Таблиця істинності ВІСК132РУ6Б

 

		А	DI	DO	Режим роботи
1	Х	Х	Х	Z	Зберігання
0	0	А	1	Z	Запис 1
0	0	А	0	Z	Запис 0
0	1	А	Х	D	Зчитування

 

Таблиця 3.3 – Електричні параметри К132РУ6Б

 

Параметр	Значення
Номінальна напруга живлення	5В ± 10%
Вихідна напруга низького рівня	≤ 0,4 В
Вихідна напруга високого рівня	≥ 2,4 В
Вихідний струм низького (високого) рівня у стані «вимкнено»	≤ 6,5 мА
Струм витоку низького (високого) рівня на вході	≤ 2 мА
Динамічний струм споживання	≤ 84 мА
Струм споживання в режимі зберігання	≤ 20 мА
Температура навколишнього середовища	-10.+С
Час циклу запису	≤ 120 нс
Час циклу зчитування	≤ 120 нс
Час вибірки дозволу	≤ 70 нс
Тривалість сигналу дозволу по низькому рівню	≥ 57 нс
Тривалість сигналу дозволу по високому рівню	≥ 10 нс
Час утримання сигналу адреси, запису, зчитування та вхідної інформації	≥ 25 нс
Час зберігання вихідної інформації після сигналу «дозвіл»	≤ 20 нс
Вхідна ємність	≤ 7 пФ
Вихідна ємність	≤ 12 пФ

 

 

3.3 Мікросхема  КС573РЕ8А

 

Мікросхема КС573РЕ8А представляє з себе постійний запам’ятовуючий пристрій ємність 256 Кбит (32К х 8) з можливістю багаторазового електричного перепрограмування, зі схемами керування, із збереженням інформації при ввімкненій і вимкненій напрузі живлення. Умовне графічне позначення ВІС КС573РЕ8А наведене на рис. 3.4, режим роботи – в табл. 3.3 [4].

 

Рисунок 3.4 – Умовне позначення мікросхеми К558РР21А

 

Призначення виводів мікросхеми: 1- вільний; 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 21, 23, 24, 25, 26, 27- адресні входи; 14- загальний; 20- вибір мікросхеми; 22- вхід сигналу включення виходів; 28- напруга живлення.

 

Таблиця 3.3 – Режими роботи мікросхеми К558РР21А

 

Сигнали керування			Режим роботи
		UPR, В
1	0	18	Стирання
1	1	18	Запис слова
0	0	5	Зчитування
1	х	5	Зберігання

 

 

 

 

 

 

Таблиця 3.4 – Електричні параметри КС573РЕ8А

Параметри	Значення
Номінальна напруга живлення	5В ± 5%
Струм споживання в режимі зчитування	≤ 110 мА
Струм споживання в режимі невибору мікросхеми	≤ 45 мА
Час вибірки адреси	≤ 250 нс
Час вибірки дозвіл звертання	≤ 250 нс
Час вибірки дозвіл виходу	≤ 100 нс
Час збереження інформації при відключеному струму	≥ ч
Час збереження інформації при ввімкненому струму	≥ 5*ч

 

3.4 Мікросхема  К589АП16

 

Мікросхема К589АП16 — шинний формувач (ШФ) є паралельним двонаправленим формувачем сигналів для керування магістралями (шинами) в цифрових обчислювальних пристроях і є 4-канальним комутатором, що має в кожному каналі одну шину тільки для прийому інформації, одну шину тільки для видачі інформації і одну двонаправлену шину для прийому і видачі інформації. У ШФ інформація проходить без змін.

Умовне графічне позначення мікросхем приведене на рис. 3.5, призначення виводів — в таблиці 3.4, структурна схема показана на рис. 3.6.

Рисунок 3.5 – Умовне позначення мікросхеми К589АП16

Таблиця 3.4 – Призначення виводів мікросхеми К589АП16

Вивід	Позначення	Тип виводу	Функціональне позначення виводу
1	CS	Вхід	Вибір кристалу
2, 5, 11, 14	DO0 – DO3	Виходи	Інформація
3, 6. 10,13	DВ0 – DВ3	Входи/Виходи	Реверсивна передача інформації
4, 7, 9,12	DІ0 – DІ3	Входи	Інформація
8	GND	-	Загальний
15	DCE	Вхід	Керування видачею інформації
16	UCC	-	Напруга живлення

Рисунок 3.6 – Внутрішня структура мікросхеми К589АП16

Для керування режимом роботи і напрямом видачі інформації служить схема, виконана на двовходових логічних елементах І. Формувачі забезпечують передачу інформації за наявності логічного 0 на вході CS вибірки кристала. За наявності логічної 1 на вході CS формувачі знаходяться у вимкненому стані і виходи мають високий опір (3-й стан). За наявності на вході CS логічного 0 керування видачею інформації по шинах D0 і DB здійснюється сигналом на вході керування видачею інформації DCE. Якщо на вході DCE присутня напруга логічного 0, то відкрита передача інформації з входів DI на виходи DB. За наявності на вході DCE логічної 1 відбувається передача інформації з входів DB на виходи DO [1].