Проектирование и исследование дешифраторов

  Лабораторная работа 3

                 Проектирование и исследование  дешифраторов

    Цель  работы: изучение принципов проектирования  дешифраторов в  заданном

базисе  логических  элементов,   а   также   исследование   функционирования

спроектированных  дешифраторов и интегральных схем дешифраторов. 

                 1. Теоретические основы лабораторной  работы

    Дешифратором (декодером) называется цифровое  устройство комбинационного

типа,  осуществляющее  преобразование  n-разрядного  двоичного  кода  в   m-

разрядный унитарный  код.

    Унитарный код (код «1 из  m») может быть прямым (одна «1»  в  некотором

разряде m-разрядного двоичного кода и m-1 нулей) или обратным (один «0» и m-

1 единиц).

    Примеры  записи унитарного кода для  m=8:

         прямого – 0001 0000, 0100 0000, ...

         обратного – 1101 1111, 0111 1111, ...

    Схема  дешифратора имеет n входов, на которые поступают соответствующие

разряды двоичного  кода  хn,  xn-1,  …,  x2,  x1  и m  выходов,  на  которых

формируются разряды  унитарного кода уm-1, ..., у1, у0. При этом  дешифратор

реализует m функций вида:

                                                     [pic]               (1)

    Функции  (1)  соответствуют  преобразованию  двоичного  кода  в  прямой

унитарный код  и могут быть записаны в виде: 

                                    [pic]

                   [pic]                                                 (2)

                                    [pic]

                     [pic]

                     [pic]

    Такой системе уравнений соответствует таблица истинности (табл.1).

Изложенное выше соответствует полному дешифратору,  т.е.  дешифратору,  для

которого m=2n. На  практике  часто  встречаются  неполные  дешифраторы,  для

которых m(2n, следовательно, реализующие лишь некоторые из функций (2).  Из

(2) и таблицы  истинности следует, что  каждой  комбинации  входных  сигналов

соответствует активное значение «1» (при преобразовании в  прямой  унитарный

код) только одного определенного выходного сигнала,  и  неактивные  значения

«0» остальных m-1 выходных сигналов. Причем номер  избранного  выхода  равен

двоичному коду, поданному на входы.  Например,  если  на  дешифратор  подана

входная комбинация, соответствующая первой строке таблицы  истинности  (табл.

1), т.е. двоичный  код нуля, то избранным будет  выход с номером 0 (у0);  если

входная  комбинация  имеет  вид,  соответствующий  второй   строке   таблицы

истинности, т.е. двоичный код единицы - избранным  будет выход  с  номером  1

(у1) и т.д.

    Дешифраторы  входят в  состав  практически   всех  серий  цифровых  ИС  и

отличаются:

     - числом выходов (полные и неполные  дешифраторы);

     - видом  преобразования  -  в   прямой  (прямые  выходы)  или обратный

       (инверсные выходы) унитарный код;

     - наличием или отсутствием стробирующего (управляющего) входа.  Сигнал

       на  этом  входе  разрешает   или  запрещает  выполнение   микросхемой

       операции дешифрирования;

     - быстродействием, которое характеризуется  средним  временем  задержки

       распространения сигнала от входа  до выхода tзд.р.ср;

     -  энергопотреблением;  т.е.  мощностью,  потребляемой  от   источника

       питания.

Например, ИС сдвоенного дешифратора К 530 ИД-14 (рис.1, а) (в одном корпусе

два  автономных  дешифратора  «2-4»,  выходы  инверсные)  имеет  по   одному

стробирующему входу [pic] и [pic]  в каждом дешифраторе.

    При  объединении (каскадировании) информационных  и стробирующих  входов,

как это показано на рис.1, б, получают дешифратор 3-х  разрядного  двоичного

кода. Входные сигналы дешифрируются первым дешифратором (при  V1=0  и  V2=1,

т.е. при х3=0, или  вторым (при V1=1 и V2=0, т.е. при х3=1) дешифратором. 
 

                     К 530 ИД 14 
 

[pic] 
 

 Рис.1. Дешифратор К 530 ИД 14 (а) и способ соединения двух дешифраторов для

        увеличения разрядности (наращивания  числа входов-выходов) (б) 
 

                          1.1 Линейные дешифраторы

    Схема  дешифратора может быть построена  в соответствии с уравнениями  (2)

и представляет собой m конъюнкторов (ЛЭ «И») с n входами, каждый из  которых

реализует одну из функций fj(xn,  ...,  x1).  Такие дешифраторы называются

линейными (или  матричными). Схема линейного дешифратора, имеющего n=3  входа

и m=2n =8 выходов  и  условное  графическое  изображение  такого  дешифратора

приведено на рис. 2. 
 
 

                                    [pic] 

               Рис.2. Схема (а) линейного дешифратора  «3 в 8»

                 и его условное графического изображение (б) 

    Таблица  истинности линейного дешифратора  «3 в 8» представлена в табл.2. 

                                                                   Таблица 2

                                    [pic]

    В   таблице  над  обозначением  разрядов   входного   кода   проставлены

соответствующие им весовые коэффициенты;  всем  не  обозначенным  в  таблице

значениям уj соответствуют неактивные уровни сигналов - «0».

    К   достоинствам   линейных   дешифраторов   относится    их    высокое

быстродействие. Для схемы (рис. 2)  время  дешифрации  (tд)  равно среднему

времени задержки распространения одного ЛЭ «3И», т.е. tд = tзд.р.ср..

    В  то же время для логических  элементов, используемых в схемах  линейных

дешифраторов, характерно значительное число  требуемых  входов  (коэффициент

объединения  по  входу  Коб)  логического   элемента,   равное   разрядности

дешифрируемого  числа - n. В составе ИС, выпускаемых промышленностью,  обычно

отсутствуют логические элементы с коэффициентом объединения  более  восьми  и

этим значением  ограничена разрядность входных  чисел  линейного  дешифратора,

если не применяются  дополнительные расширители по входу.

    При  построении схем линейных дешифраторов   существенным  ограничением,

кроме того, является высокая требуемая нагрузочная  способность  (коэффициент

разветвления  по выходу Краз.)  ЛЭ  входного  регистра,  с которых значения

разрядов  числа  подаются  на  входы  дешифратора.  Для   любого   линейного

дешифратора требуемая  нагрузочная способность  ЛЭ  входного  регистра  равна

половине общего числа логических  элементов  дешифратора:  Краз=0,5(2n.  Так

как коэффициент  разветвления базовых ЛЭ  не  превышает  Краз=10(20,  то  для

линейных дешифраторов без принятия специальных мер  максимальная  разрядность

дешифруемых чисел  n = 4(5. 
 
 

                        1.2 Пирамидальные дешифраторы

    Усовершенствование   структуры   дешифраторов    позволяет    исключить

отмеченные ограничения  и сводится оно к формированию  частичных  конъюнкций,

используемых  в  дальнейшем  для  получения  требуемых   выходных   функций.

Пирамидальная структура - один из видов  структур  дешифратора,  реализующих

такой принцип  построения. Последний основан на том,  что  добавление  одного

разряда входной  переменной  увеличивает  число  конъюнкций  вдвое  за  счет

умножения исходной  конъюнкции  на  дополнительную  переменную  в  прямой  и

инверсной  форме.  Поясним  сказанное  следующим  примером.  Пусть   имеется

конъюнкция двух переменных х2 · х1. При введении добавочного разряда х3  эта

конъюнкция образует две новых: х3х2х1 и  [pic]х2х1,  для получения  которых

потребуется два  двухвходовых ЛЭ «И».  Последовательно  наращивая  структуру,

можно построить  пирамидальный дешифратор на произвольное число входов.

    На  рис. 3 приведена  схема  пирамидального  дешифратора  трехразрядного

числа.  Пирамидальный  дешифратор  четырехразрядного  числа  можно  получить

добавлением  в  схему  (рис.  3)   третьего   каскада,   содержащего   24=16

конъюнкторов и образующего четырехбуквенные конъюнкции.

Пирамидальные  дешифраторы  отличаются  от  линейных  использованием  только

двухвходовых конъюнкторов  вне зависимости от  разрядности дешифрируемого

числа, а коэффициент  разветвления ЛЭ входного  регистра  и  всех  логических

элементов  дешифратора  также  равен  двум.  Таким образом,   пирамидальные

дешифраторы свободны от ограничений, свойственных линейным дешифраторам,  но

в них используется большее количество  ЛЭ,  определяемое  как  N=4((2n-1-1).

При проектировании цифровых устройств на ИС первостепенную  роль  играет  не

количество ЛЭ в устройстве, а количество требуемых  корпусов  ИС.  В  то  же

время количество ЛЭ, располагаемых в одном корпусе  ИС, определяется  главным

образом требуемым количеством выводов. Следовательно,  в одном корпусе ИС

можно   расположить   большее   число   двухвходовых    конъюнкторов,    чем

трехвходовых,  и пирамидальная структура   дешифратора,   оцениваемая   по

требуемому числу  корпусов  ИС,  может  оказаться  эквивалентной  или  более

предпочтительной, чем линейная. 
 

            1.3 Особенности проектирования неполных  дешифраторов

    При  проектировании  дешифраторов,  для  которых  m(2n  (т.е.  неполных

дешифраторов)   некоторые   выходные   функции   уj   не   реализуются    и,

следовательно, соответствующие им входные комбинации (хn, ..., х1)  являются

избыточными  (запрещенными).   Последнее   позволяет   путем   доопределения

минимизировать  некоторые функции из числа реализуемых  дешифратором  и,  как

следствие этого - упростить схему дешифратора.

    Поясним   отмеченное   следующим    примером.    Положим,    необходимо