Логические функции и логические элементы

В табл.2.1 приведены наборы микросхем  отдельных ЛЭ, выпускаемых в рамках некоторых широко распространённых серий ТТЛ, ТТЛШ. КМОП. Из таблицы  видно, что наиболее полно во всех сериях представлены элементы     И-НЕ.

 

Таблица 2.1

Основные параметры	Технология. Серия
и	ТТЛ	ТТЛШ	КМОП
выполняемые  функция	133	533	564
	К155	К555	К561
Типовая средняя задержка, нС	18	20	80
Типовая средняя потребляемая мощность одним ЛЭ в статике	20 мВт	4 мВт	0,7 мкВт
6×НЕ	ЛН1	ЛН1	ЛН1
4×2И-НЕ	ЛА3	ЛА3	ЛА7
3×3И-НЕ	ЛА4	ЛА4	ЛА9
2×4И-НЕ	ЛА1	ЛА1	ЛА8
8И-НЕ	ЛА2	ЛА2	-
4×2И	ЛИ1	ЛИ1	-
3×3И	-	ЛИ3	-
2×4И	-	ЛИ6	-
4×2ИЛИ	ЛЛ1	ЛЛ1	-
4×2М2	ЛП5	ЛП5	ЛП2
4×2ИЛИ-НЕ	ЛЕ1	ЛЕ1	ЛЕ5
3×3ИЛИ-НЕ	-	-	ЛЕ10
2×4ИЛИ-НЕ	ЛЕ2	-	ЛЕ6
2×2-2И-2ИЛИ-НЕ	ЛР1	-	-
4-4И-2ИЛИ-НЕ	ЛР4	-	-
2-2-2-3И-4ИЛИ-НЕ	ЛР3	-	-

9. Правила схемного включения ЛЭ.

 

Ограничение по нагрузочной способности  ЛЭ задаётся максимальным числом входов ЛЭ той же серии, которые можно подключить к выходу данного элемента. Различные элементы различных серий имеют коэффициент разветвления по выходу Краз=5-20, типовое значение -10. Специальные буферные ЛЭ имеют Краз³30.

Неиспользованные входы И в  большинстве серий не должны оставаться ни к чему не подключёнными. В ТТЛ- и ТТЛШ-сериях сигнал от свободного входа воспринимается элементом как логическая «1», но при этом снижаются помехоустойчивость и быстродействие ЛЭ. В сериях ТТЛ И ТТЛШ неиспользованные И-входы либо объединяют с другими, если при этом не превышается допустимая нагрузка источника сигнала, либо подключают к источнику логической «1». В качестве последнего используют или элемент И-НЕ, входы которого заземлены, или резистор с сопротивлением 1 кОм, подключённый к источнику питания +5В. К такому источнику разрешается подключать до 20 неиспользованных входов И.

В КМОП-элементах ни в коем случае не должно быть свободных входов. Их можно подключать к источнику  питания без резистора или  объединять с рабочими.

Неиспользованные входы ИЛИ в любых сериях должны быть соединены с логическим «0», т.е. с общим проводом.

Если некоторые ЛЭ, входящие в  состав корпуса, не используются, то на входы неиспользуемых ЛЭ ТТЛ-серий  нужно подать такие сигналы, чтобы  на их выходах была «1»: в таком состоянии ЛЭ потребляют меньший ток и его можно использовать как источник логической «1».

Неиспользуемые КМОП-элементы можно  фиксировать в любом состоянии, только не оставлять в безразличном.

10. ЛЭ с тремя состояниями выхода

 

В общем случае выходы обычных ЛЭ соединять между собой нельзя. Допускается соединение выходов, если между собой соединяются и входы, т.е. значения сигналов на входах и выходах ЛЭ всегда совпадают. Это делают для увеличения нагрузочной способности элементов.

Современные цифровые системы строятся по, так называемому, магистральному  принципу, когда для взаимного обмена данными различные устройства подключены к единой для всей системы магистральной шине данных.

Для предотвращения конфликта сигналов устройства, подключение своими выходами к магистрали, должны иметь возможность отключения от нее. Такую возможность предоставляют специальные ЛЭ с тремя состояниями выхода: два состояния – "0" и "1" как у обычных ЛЭ, а третье состояние – "отключено", когда элемент приобретает высокий выходной импеданс.

Рис.2.2. Элементы с тремя состояниями.

 

Условное обозначение ЛЭ с тремя  состояниями показано на рис.2.2,а , а  его электромеханический аналог со стороны выхода на рис.2.2,б.

 

Таблица 2.2  иллюстрирует его  работу.

Входы			Выход	Входы			Выход
Z	a	b		Z	a	b
1	X	X	Откл.	0	X	0	1
0	0	X	1	0	1	1	0

 

Из таблицы видно, что  при Z=0 ЛЭ не отличается от обычного 2И-НЕ элемента, но при Z=1 выход ЛЭ переходит  в состояние "отключен".

Примеры ЛЭ с тремя состояниями, имеющих высокую нагрузочную способность и называемых шинными формирователями (bus drivers), - микросхемы КР580ВА86, КР580ВА87.

Способ обмена с помощью магистралей  помимо небольших затрат оборудования очень удобен для расширения системы, когда в процессе эксплуатации требуется подключение дополнительных устройств.

11. Этапы построения (синтеза) комбинационной схемы.

.

Этап 1. Наиболее часто встречающийся на практике способ задания схемы – это объяснение ее работы на понятийном уровне в виде набора фраз обычного языка (например, русского). Сложность этапа связана с тем, что задание описывается неформальными терминами, допускающими неоднозначную трактовку. Основная цель этапа – формализация задания, в процессе которой определяются количество входных логических переменных (аргументов) и значения выходной переменной (функции) для каждой комбинации значений аргументов. Результат этапа – таблица истинности. О уже задание, неоднозначное толкование которого невозможно. Наиболее трудно обнаруживаемые ошибки возникают именно на этапе формализации.

 Этап 2. Если функция определена не на всех наборах аргументов, то нужно ликвидировать неоднозначность таблицы.

Этап 3. Составить СДНФ для нескольких вариантов доопределения.

Этап 4. Минимизировать СДНФ любым доступным методом.

Этап 5. Реализовать получившиеся ДНФ на заданном логическом базисе.

Для сравнения между собой различных  вариантов схем, реализующих одну и ту же функцию, нужно уметь как-то оценивать их качество.

Наиболее распространена оценка схемы по двум параметрам –  задержке - Т и аппаратурным затратам  - W. . Подсчёт W удобно производить в двенадцатых долях корпуса : 12 - это число логических выводов корпуса наименьшего размера.

Пример. На логических микросхемах серии К155 (табл. 2.1) построить несколько вариантов схем, реализующих заданную минимальную ДНФ Сравнить полученные результаты.

Схемная реализация в базисе НЕ, И, ИЛИ показана на рис.2.3,а. Аппаратурные затраты состоят из четырёх инверторов- (ЛН1), каждый из которых занимает 1/6 корпуса, двух элементов 2И- (ЛА3) и двух элементов 2ИЛИ- (ЛЛ1), каждый из которых занимает 1/4 корпуса. Считая, что задержки всех элементов одинаковы получим: Т=4t. W=4*1/6+2*1/4+2*1/4=20/12. Неиспользованные элементы частично занятых корпусов не учитываются, поскольку они могут быть использованы в других узлах.11

Реализация Q  с использованием микросхем ЛР3 показана на рис. 3.1,б. Для неё нужно пять инверторов ЛН1 и целиком микросхему ЛР3 : Т=3t; W=5*1/6+1=22/12 корпуса. Затраты W немного возросли, а задержка уменьшилась до 3t.

Применив к функции Q правило де Моргана, получим    (рис.3.1,в), Т=3t; W=3*1/6+2*1/4+1*1/3=16/12 корпуса. Схема оказалась заметно экономичнее при том же быстродействии.

 

Можно попытаться использовать формулы де Моргана для уменьшения числа входных инверторов. Тогда (рис.2.3,г), Т=2t; W = 11/12 корпуса. Удалось выиграть и в быстродействии и в оборудовании.

Ещё одно применение формулы де Моргана  даёт (рис.2.3,д) Т=3t ; W=9/12 корпуса. Схема хотя и более медленная, но очень экономичная.

 Если в последнем выражении  раскрыть скобки, то получим ещё  один вариант схемы  (рис.2.3,е), Т=t; W=12/12 корпуса. Задержка этой схемы оказалась наименьшей из всех рассмотренных.

Отметим, что хотя за основу была взята  минимальная ДНФ, её схемная реализация оказалась самой неэкономичной  из всех. Противоречия здесь нет. Минимальная  ДНФ минимальна лишь в определённом смысле: это выражение, имеющее минимальное  суммарное число букв. Переводя на язык аппаратуры, можно сказать, что это соответствует минимуму суммы входов всех конъюнкторов, реализующих элементарные конъюнкции ДНФ в трехъярусной схеме НЕ-И-ИЛИ типа показанной на рис.3.1,а. Затраты инверторов и дизъюнкторов этот критерий игнорирует. Отсюда не следует, что минимизация не нужна вообще: чем компактнее выражение, тем легче обрабатывать его дальше. 

Рис. 2.3,а. Варианты реализации функции  Y.

 

 

Несколько полезных рекомендаций:

-сократить число инверторов, применив формулу де Моргана;

-использовать элементы  И-ИЛИ-НЕ - они логически мощнее, чем  И-НЕ, ИЛИ-НЕ;

-подбирать такие элементы, чтобы по возможности использовались  все их входы;

-если выражение плохо  минимизируется, попытаться применить  элементы М2;

-вместо прямой функции реализовать её инверсию.

Алгоритма, который позволял бы целенаправленно строить хорошие  схемы, в общем случае не существует. Не существует и чётких признаков  окончания поиска хорошей схемы. В этом смысле разобранный пример не следует воспринимать как требование всегда проводить такую тщательную обработку любого выражения. Это просто иллюстрация характера работы при логическом проектирования. То же самое можно сказать и о процессе построения более сложных блоков из микросхем средней и большой интеграции. Слабо алгоритмизированный, поисковый, изобретательный стиль работы характерен для всех этапов функционально-логического проектирования цифровых устройств.

 

3.  Типовые комбинационные устройства

 

Преобразование информации в ЭВМ  производится электронными устройствами (логическими схемами) двух классов: комбинационными схемами и последовательностными схемами (Глава 4).

В комбинационных схемах (КС) совокупность выходных сигналов в  любой момент времени однозначно определяется входными сигналами, поступающими на входы в тот же момент времени. Закон функционирования КС определен, если задано соответствие между входными и выходными сигналами в виде таблицы или в аналитической форме с использованием логических функций.

Практика проектирования ЦУ показала, что можно выделить несколько типов КС, которые применяются очень часто. Такие схемы экономически целесообразно изготавливать в интегральном исполнении с большим тиражом выпуска. К ним относятся:

• преобразователи кодов;
• коммутаторы;
• арифметические устройства;
• постоянные запоминающие устройства (ПЗУ);
• программируемые логические матрицы (ПЛМ).

12. Преобразователи кодов (ПК)

 

В группе ПК наиболее часто применяемой  схемой являются дешифраторы.

3.1.1 Дешифраторы.

Дешифратором (ДШ) чаще всего называют устройство, преобразующее двоичный код в унарный. Из всех m выходов дешифратора активный уровень имеется только на одном, а именно на том, номер которого равен поданному на вход двоичному числу. На всех остальных выходах ДШ уровни напряжения неактивные. Обычно ДШ имеют инверсные выходы. При этом на выбранном выходе 0, а на всех остальных "1". Унарный код называют еще кодом "1 из m". Условное изображение ДШ с инверсными выходами показано на рис. 3.1,а. О входе Е будет сказано ниже.