Автор: Пользователь скрыл имя, 02 Апреля 2013 в 21:03, курсовая работа
Значні зміни в багатьох сферах науки і техніки обумовлені розвитком електроніки. Причому тенденція розвитку така, що доля електронних інформаційних пристроїв та пристроїв автоматики неперервно збільшується. Це є результатом розвитку інтегральної технології, запровадження якої дозволило наладити масовий випуск дешевих, високоякісних, які не потребують спеціального налагодження мікроелектронних функціональних вузлів різного призначення.
Рис 3.1 - Схема RS-тригера (а); його умовне позначення (в); діаграма роботи (б)
Таблиця 3.1 – Завдання, для проектування тригерної схеми
Тип тригера |
Особливості побудов |
Таблиця переходів |
Базис | |||
X1(t) |
X2(t) |
X3(t) |
Q(t+1) | |||
|
RS-синхр
|
на трьох тригерах |
0 |
0 |
0 |
Q(t) |
І – АБО |
0 |
0 |
1 |
1 | |||
0 |
1 |
0 |
1 | |||
0 |
1 |
1 |
1 | |||
1 |
0 |
0 |
Q(t) | |||
1 |
0 |
1 |
0 | |||
1 |
1 |
0 |
0 | |||
1 |
1 |
1 |
0 | |||
Таблиця 3.2– Таблиця переходів синхронного RS-тригера
R |
S |
Q(t+1) |
0 |
0 |
Q(t) |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
– |
Враховуючи, яким повинен бути стан тригерної комірки залежно від комбінації вхідних сигналів, (по таблиці переходів) перетворюємо таблицю переходів таким чином:
Таблиця 3.3 – Перетворена таблиця переходів RS- тригера
X1(t) |
X2(t) |
X3(t) |
Q(t+1) |
R |
S |
0 |
0 |
0 |
Q(t) |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
Q(t) |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
За допомогою діаграм Вейча мінімізуємо функції R (див.рис.3.2) та S (див. рис.3.3) і переводимо в базис АБО-НІ:
Рис. 3.2 – Мінімізація логічної функції R
Рис. 3.3– Мінімізація логічної функції S
Схема RS тригера на трьох тригерах представлена в додатку З, часові діаграми її роботи – в додатку К.
Тригером D –типу, відомим у літературі під назвою тригера затримки, називають елементарний автомат з одним інформаційним входом. На рис. 3.4 відображена структура тактового D –тригера, яка широко використовується для побудови регістрів та в пристроях керування
Рис.3.4– Схема тактового D –тригера в базисі АБО-НІ
Синхронний D –тригер зі статичним керуванням запасом можна отримати з RS–тригера, якщо на вхід R подати інвертований сигнал S. Але краще використовувати для інвертування елементи які вже є. При відсутності тактового імпульсу (С=0) ЛЕ 1 та 2 знаходяться в одиничному стані (S=1, R=1) незалежно від інформації на D –вході стани тригера не змінюються [3].
При С=1, D=1 на виході ЛЕ 1 формується рівень “0” (R=0), який встановлює елементи 2 та 3 в “1” (R=1, Q=1) та потім ці “1” підтримують “0” на виході ЛЕ 4.
При С=1, D=0 на виході ЛЕ 1 буде “1” (S=1), яка разом з С=1 формує “0” на виході ЛЕ 2 (R=0), рівень “0” встановлює ЛЕ 4 в “1”. Дві логічні “1” на вході ЛЕ 3 підтримують “0” на його виході (Q=0) [1].
Таблиця 3.4 – Таблиця переходів D –тригера
D | |
з 0 в 0 з 0 в 1 з 1 в 0 з 1 в 1 |
0 1 0 1 |
Використовуючи таблицю переходів, представимо схему перетворень відповідно до варіанту у таблиці.
Таблиця 3.5 – Перетворена таблиця для синтезу D –тригера
№ |
X1 |
X2 |
C |
Q(t) |
Q(t+1) |
D |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
2 |
0 |
0 |
1 |
0 |
1 |
1 |
3 |
0 |
0 |
1 |
1 |
1 |
1 |
4 |
0 |
1 |
0 |
0 |
1 |
1 |
5 |
0 |
1 |
0 |
1 |
0 |
0 |
6 |
0 |
1 |
1 |
0 |
0 |
0 |
7 |
0 |
1 |
1 |
1 |
0 |
0 |
8 |
1 |
0 |
0 |
0 |
0 |
0 |
9 |
1 |
0 |
0 |
1 |
1 |
1 |
10 |
1 |
0 |
1 |
0 |
1 |
1 |
11 |
1 |
0 |
1 |
1 |
1 |
1 |
12 |
1 |
1 |
0 |
0 |
1 |
1 |
13 |
1 |
1 |
0 |
1 |
0 |
0 |
14 |
1 |
1 |
1 |
0 |
0 |
0 |
15 |
1 |
1 |
1 |
1 |
0 |
0 |
За допомогою діаграм
Вейча мінімізуємо дану
Рис.3.5 - Мінімізація логічної функції D
Приводимо функцію D до заданого базису АБО-НІ:
D=
Схема D тригера представлена в додатку Л, часові діаграми її роботи – в додатку М.
ВИСНОВКИ
В даному курсовому проекті проведені розрахунки, у відповідності з вимогами технічного завдання і отримано такі результати:
В першій частині даного курсового проекту було розраховано найпростіший насичений транзисторний ключ з напругою живлення 6 В, споживаною потужністю 31 мВт, технологічним допуском 30%, ємністю навантаження 8 пФ та промодельоване в програмі MicroCap 8.0. Для розрахунку обрано транзистор 2S1F4, у якого відносно низька напруга живлення та b (коефіцієнт підсилення по струму).
В другій частині одержано мінімальну форму і побудовано принципову схему ЛЕ для реалізації чотирьохмісної логічної функції заданою таблицею для заданого типу ЛЕ. Відповідно до завдання схему ЛЕ , яка реалізує отриману функцію .
Далі здійснено вибір відповідної серії мікросхеми заданого логічного елементу, який реалізує функцію І-НІ, та має коефіцієнт об‘єднання по входу – 3, коефіцієнт розгалуження – 15, час затримки - 5 нс для синтезу тригерної схеми. В курсовому проекті були приведені основні характеристики логічного елементу КМОН-типу, згідно із завданням.
В заключній частині курсового проекту синтезована тригерна схема на основі вибраних в другому розділі логічних елементів згідно з таблицею переходів, заданою в технічному завданні. Для синтезу обрано синхронний RS-тригер на трьох тригерах. Після побудови схеми було проведено її моделювання в програмному пакеті MicroCap 8, в результаті чого отримано часові діаграми переключень схеми, які повністю відтворюють роботу схеми.
Таким чином, вимоги технічного завдання були виконані в повному обсязі.
9. Ерофеев Ю.Н. Импульсная техника: Учеб. пособие для радиотехн. спец. вузов. – М.:Высш.шк., 1984. – 391 с.: ил.
10. О. Д. Азаров, В.
В. Байко, Л. В.
Додаток А
Таблиця відповідності позначення елементів на схемах
|
Позначення елементів у середовищі моделювання MICROCAP8 |
Позначення елементів згідно ДСТУ ГОСТ |
Додаток Б
Принципова схема логічної функції на елементах
КМОН логіки
Додаток В
Додаток Г
Додаток Д
Схема цифрового ключа
Додаток
Додаток З
Додаток К
Додаток Л
Додаток М
Информация о работе Розробка цифрового ключа та тригерної комірки