Розробка цифрового ключа та тригерної комірки

;  (11)

=

Підставляючи знайдені значення у  формулу (10) знаходиться час затримки вмикання транзистору:

;

Час формування фронту сигналу ( ) визначається за формулою:

 (12)

де: постійна часу приросту  заряду в активному режимі транзистора (режимі відсічки);

-ємність навантаження, яка згідно завдання приймає значення 8 пФ;

-струм, який необхідно подати в базу транзистору для забезпечення його включення.

Постійна часу приросту при відомому значенні граничної частоти =650 MГц прийме значення:

;

Струм  бази  транзистору  визначається  за  формулою:

,  (13)

де: опір генератору, що знаходиться в межах від 5 Ом до 10Ом.

Вибирається  Ом.

;

За відомими значеннями знаходиться  величина :

;

Підставляючи знайдені значення у  формулу (12) знаходиться час формування фронту сигналу:

Час розсіювання надлишкового заряду визначається  за формулою:

                                   

; (14)

де:        постійна  часу  в режимі  насичення транзистору;

постійна часу розсмоктування, яку  для орієнтованих розрахунків при  використанні дифузійних транзисторів вважають:

 

;

мінімальна амплітуда імпульсу запираючого струму, при якому забезпечується виключення транзистору.

 визначається  за  формулою:

,    (15)

;

Підставляючи відомі значення у  формулу (14) знаходиться час формування розсіювання надлишкового заряду:

;

Час спаду імпульсу розраховується за формулою:

; (16)

Отже, в даній частині курсового  проекту було приведено принцип  роботи та розрахунок параметрів найпростішого біполярного транзисторного ключа, промодельовано його у програмі Micro-Cap Evaluation 8.0 (див. додаток Б) та отримано часові діаграми його  роботи (див.додаток В).

2. РЕАЛІЗАЦІЯ ЛОГІЧНОЇ ФУНКЦІЇ

•   2.1 Теоретичні відомості

Математичною базою  цифрової техніки є алгебра логіки, яка оперує зі змінними, які набувають тільки два значення, умовно позначеними 0 і 1, тобто з двійковими  змінними. Функції двійкових змінних  називаються логічними. Вони також можуть набувати тільки два значення. Логічна функція від n змінних є повністю визначеною, якщо вказані її значення для всіх двійкових наборів її аргументів. Число таких наборів залежить від числа змінних n і дорівнює 2ⁿ. Якщо логічна функція визначена не на всіх наборах, то вона є неповністю визначеною або невизначеною. На невизначених наборах змінних значення функції позначається символом x і може бути довільно довизначена  або нулем або одиницею [2].

Логічну функцію для  зручності запису і подальшого синтезу  виражають у вигляді суми добутків змінних або у вигляді добутків їх сум.

Конституенти одиниці і нуля – це комбінації змінних, при яких функція

відповідно перетворюється в одиницю чи нуль.

Для зменшення числа  логічних елементів, які реалізують функцію, застосовують різні методи мінімізаціїНайбільш часто застосовують методи з використанням карт Вейча і карт Карно.

Для реалізації логічних операцій застосовують відповідні логічні  елементи. Система елементів, яка  дозволяє будувати на їх основі логічні  функції будь–якої складності, називається  функціонально повною системою або базисом. Базис утворюють логічні елементи АБО, І, НІ.

Крім цього, у практиці широко застосовуються логічні елементи, які реалізують найпростіші функції двох змінних  АБО – НІ, І – НІ та деякі  інші. Ці функції також називають  операторами, а запис більш складних функцій у вигляді суперпозиції операторів логічних елементів називається її операторною формою [8].

Якщо число входів у логічних елементів достатньо велике, то одержання  операторного запису функції зводиться  до її зображення в одній із

 стандартних канонічних  нормальних форм, число яких вісім. Одержання всіх нормальних форм зобразимо на прикладі. Позначати нормальні форми будемо шляхом  вказування внутрішньої і зовнішньої функцій.. Так наприклад, у ДНФ внутрішньою функцією є функція І, а зовнішньою – АБО, тобто ДНФ являється формою І/АБО, відповідно КНФ – формою АБО/І.

Традиційні методи мінімізації  функцій алгебри логіки приводять  до канонічних форм, відповідних двохярусній (якщо вхідні перемінні задані і  прямими, і інверсними значеннями) реалізації шляхом послідовного виконання  операцій І та АБО. Перехід до базисів І-НІ та АБО-НІ ярусність схем не змінює.

Можливі перетворення функцій  зумовлюють величезну кількість  варіантів, при чому найбільш цінні  не лежать на поверхні. Під час пошуку таких варіантів проектувальник не має теоретичних підказок і діє евристично.

До проблематики проектування цифрових приладів відноситься і питання  про критерії їх якості. Кожен окремий  критерій має ясний, визначений зміст(апаратна складність, швидкодія, споживана потужність, стійкість до перешкод та ін.), але не може вичерпним чином охарактеризувати варіант. А щоб врахувати кілька окремих критеріїв якості, потрібно сформувати загальний критерій(інтегральний, багатоцільовий, функцію якості, функцію цінності). Таким чином виникає ситуація, коли для оцінювання пристрою використовується критерій, а для нього самого оцінки якості не існує. Тому в практиці проектування складні загальні критерії якості не популярні. Достатньо визнаним можна, напевно, вважати критерій АТ, де А-апаратна складність пристрою, Т-час розв’язання задачі [1].

• 2.2 Реалізація логічної функції

Таблиця 2.1 – Вихідні дані для реалізації логічної функції

Варіант	Номер константи
	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
	1	0	1	1	1	1	Х	Х	0	1	0	0	Х	Х	1	1

 

Задану функцію мінімізуємо за допомогою діаграми Вейча (див. рис. 2.1).

Рис.2.1 – Мінімізація логічної функції за допомогою діаграм Дейча

Записуємо результат мінімізації у вигляді суми диз’юнкцій:

Приведемо отриману функцію  до заданого базису АБО-НІ:

•    2.3 Вибір типу логічного елемента

Логічний елемент АБО-НІ. Для побудови схеми  АБО-НІ (рис. 2.2) на m входів необхідно підключенням транзисторів p-типу і паралельне вмикання m транзисторів n-типу.

Відкритий стан схеми (на вході напруга низького рівня ) забезпечується, якщо хоча б на один із входів подано напругу низького рівня. При цьому  один із n-канальних транзисторів, що відповідає цьому входу, відкрився, а відповідний йому транзистор p-канальних транзисторів у послідовному ланцюзі закритий. Закритий стан схеми (на вході напруга високого рівня) забезпечується, якщо на всі входи подано напругу низького рівня. При цьому всі p-канальні транзистори відкриті, а всі n-канальні закриті.

Перевагами КМОН логіки перед іншими видами є такі:

 

• низька споживна потужність;
• широкі робочі діапазони напруги живлення і температури;
• висока завадостійкість;
• температурна стійкість;
• висока навантажувальна здатність.

Рис. 2.2 – Схеми базового елементу АБО-НІ КМОН типу

В нашому випадку для практичної реалізації на КМОН логіці підходить  мікросхема К564ЛЕ10, що зображено на рис. 2.3. Її характеристики представлено в табл. 2.2.

Рис.2.3- Мікросхема серії – К564ЛЕ10

 

 

 

 

Таблиця 2.2 - Основні параметри КМОН

1	вхідний струм, мкА, не більше: низького рівня високого рівня	0,01 0,01
2	вихідна напруга, В низького рівня, не більше високого рівня, не менше	0,5 0,5
3	вихідний струм, мА: низького рівня, не більше високого рівня, не менше	10 10
4	навантажувана здатність	10
5	час затримки розповсюдження сигналу, нс, при: вмиканні вимиканні	Сн=15пФ 35 35
6	середній струм споживання, мкА, не більш	0,75
7	завадостійкість, В, не більше	1.5–3
8	частота переключення, МГц, не більше	1
9	максимальна напруга  живлення, В	15
10	максимальна напруга  на вході, В	4,99
11	мінімальна напруга  на вході, В	0,01
12	напруга живлення, В	3–15±10%
13	максимальна ємність  навантаження, пФ	500
14	діапазон робочих температур	-10…+70

3 ЛОГІЧНЕ ПРОЕКТУВАННЯ  ТРИЕРНОЇ СХЕМИ

• 3.1 Теоретичні відомості

Тригер – це елементарний цифровий автомат з двома стійкими станами. Одному з цих станів присвоюється значення 1, а іншому – 0. Стан тригера  та значення двійкової інформації, що зберігається, визначаються прямим та Q інверсним вихідними сигналами. Якщо на прямому виході Q є потенціал, який відповідає логічній 1, то тригер знаходиться в одиничному стані (при цьому потенціал на інверсному виході відповідає логічному 0). В протилежному випадку тригер знаходиться в нульовому стані.

Схеми тригерів можна  розділити на декілька типів: зі встановлюючими входами – RS-тригер, з лічильним  входом – Т-тригер, а також D-тригер, JK-тригер та інші.

Закони функціонування тригерів задаються таблицями переходів  з компактним записом, при якому  в стовбці стану може бути вказано, що новий стан співпадає з попереднім або є його запереченням [8].

        3.2 Синхронний RS-тригер на трьох тригерах

Варіант схеми тригера, яка має повне блокування входів, тобто тригера С_FRS-типу зображений на рис. 3.1. Як видно з діаграми (рис. 3.1,б), такий тригер після надходження на вхід С фронту ТІ не реагує на змінення інформації на його входах за будь-яких комбінацій вхідних сигналів, в тому числі і при R=S=0(момент t₁₁). Цього досягають за рахунок уведення до складу тригера додаткового пристрою, виконаного на вентилях D₁-D₃, і зв'язків з виходів вентилів D₄,D₅ на вхід вентиля D₁,і з виходу D₃ на входи вентилів D₄, D₅. При всіх комбінаціях вхідних сигналів (крім комбінації R=S=0) такий тригер працює аналогічно тригеру ,схема якого показана на рис.4.26.Нехай тригер знаходиться в стані Q=1, на його вході R діє рівень 1, а на вході С - рівень 0 (момент t₀ на рис. 3.1, б). У цьому випадку має місце такий розподіл рівнів на виходах вентилів: D₁=D₃=D₅=D₆=D₇=D₈=1,D₂=D₄=D₉=0, тобто вентиль D₇ підготовлений до

перемикання . В результаті з надходженям ТІ (момент t₁) сформується блокувальний сигнал на виході вентиля D₇, тригер переходить у стан Q=0 і не

буде реагувати на змінення інформації на його входах. Аналогічно при комбінації сигналів S=1, R=0 (момент t₂) тригер переходить в стан Q=1. При комбінації сигналів R=S=0 і С=1 на виході вентиля D₃ сформується сигнал з рівнем 0, який блокує прийом інформації через вентилі D4 і D5. В результаті змінення інформації на входах тригера не буде впливати на його роботу (момент t₁₁).