Проектирование микропроцессорной системы

 

      По  остальным адресам ПЗУ следует  записать ХХХ0, где Х - 0 или 1.

Кроме функции дешифрации адреса ПЗУ выполняет  также функцию разделения сигналов -IOR и -IOW, поступающих с системной магистрали и генерируемых контроллером ПДП в режиме ПДП. При обращении микропроцессора к контроллеру сигналы -IOR и -IOW проходят через ПЗУ и поступают на соответствующие входы микросхемы контроллера. В режиме прямого доступа к памяти сигналом AEN ПЗУ отключается. Тем самым предотвращается смешивание сигналов -IOR и -IOW.

      В начальном состоянии запрограммированный на определенный режим контроллер ПДП ожидает запроса DRQ от ВУ. Запросы DRQ поступают на одноименные входы МС контроллера. Получив запрос, он вырабатывает сигнал HRQ  и ожидает поступления от МП сигнала HLDA.

      Все сигналы управления подключаются к  системной магистрали через буферы К555АП3 и К555АП5.

        После поступления сигнала подтверждения  HLDA начинается цикл обмена. Формируется сигнал AEN для блокировки других устройств системы от шин данных и управления. Сигнал -AEN через буфер поступает на системную   магистраль,  а   также:  на  вход -ЕО буферного регистра,   на вход -ЕО буфера сигналов -IOW,-IOR,-MEMW,-MEMR. Сигнал AEN поступает на вход TF (управление направлением передачи данных) МС буфера шины адреса К555АП6.

      В режиме прямого доступа выдается код младших разрядов адреса на выходы А₀-А₇, а код старших разрядов на выходы D₀-D₇. Выдача старших разрядов адреса сопровождается стробирующим сигналом ADSTB для записи их во внешний буферный регистр К555ИР22. Далее вырабатывается сигнал DACK, указывающий на начало обмена, а также формируются пары сигналов -MEMR, -IOR и -MEMW, -IOW, определяющие направление обмена. Происходит передача данных в ЗУ или ВУ. При передаче последнего байта выдается сигнал ТС, а в случае конца блока - сигнал MARK. При необходимости согласования быстродействия ЗУ и ВУ с помощью сигнала READY вводится требуемое число состояний ожидания.

 
 

 

2.9.  Проектирование  модуля контроллера  прерываний

 

2.9.1. Разработка функциональной  схемы модуля контроллера  прерываний

 

      Модуль  контроллера прерываний предназначен для обмена данными между микропроцессором и внешними устройствами в режиме прерываний.

      Основным функциональным блоком модуля является программируемый контроллер прерываний. Он позволяет сократить средства программного обеспечения и реальные затраты времени при выполнении прерываний в системах с приоритетами многих уровней. Алгоритм задания приоритета должен устанавливаться программно. Приоритеты, закрепленные за ВУ могут быть изменены в процессе выполнения программ.

      .Для  определения обращения к модулю  контроллера прерываний необходимо  использовать дешифратор адреса.

      Для согласования по нагрузке шины данных контроллера в схеме необходим буфер шины данных.

      Таким образом получаем функциональную схему  модуля (рис. 17):

 
 

        Запросы от ВУ

    КПР         

 
 

 

                  БД        ДА

 

                                                      Системная магистраль

      ç======================================è

                                                                  Рис. 17

 

      где    КПР - программируемый контроллер прерываний

            БД - буфер шины данных

            ДА - дешифратор адреса

 

      Система прерываний в значительной степени определяет качество микро-ЭВМ, в которой предусматривается взаимодействие МП с УВВ в реальном масштабе времени

 
 
 
 

2.9.2.   Выбор элементной  базы модуля контроллера  прерываний

 

      В микропроцессорном комплекте серии  К580 контроллером прерываний является МС К580ВН59. БИС программируемого контроллера прерываний представляет собой устройство,  реализующее до восьми запросов на прерывание с возможностью программного маскирования и изменения дисциплины обслуживания прерываний. Обмен между контроллером и МП в режиме прерывания производится с помощью команды CALL , которую выставляет контроллер на шину данных по требованию МП. За счет каскадного включения БИС К580ВН59 число уровней прерывания может быть расширено до 64.

      Функциональное  назначение выводов МС К580ВН59 приведено в таблице 21

                                                      Таблица 21

 
 

      В качестве дешифратора адреса выберем  МС К556РТ4. Дешифратор определяет, обращается ли МП к модулю контроллера.

      В качестве буфера данных выберем МС К555АП6 - двунаправленный восьмиразрядный буфер.

 
 
 
 
 
 

2.9.3. Разработка принципиальной  схемы модуля контроллера  прерываний

 

      Разработку  принципиальной схемы (рис. 18) начнем с заполнения карты прошивки ПЗУ. Контроллер прерываний занимает два адреса в адресном пространстве устройств ввода-вывода. Выберем адреса 14h-15h. При выставлении микропроцессором этих адресов на МА системы, ПЗУ должна включать в работу модуль контроллера прерываний.

      На  адресные входы А₀-А₆ подаются сигналы SA1-SA7 c МА микро-ЭВМ (сигнал SA0 подается на вход А₀ МС контроллера прерываний ), на вход А₇ подается сигнал -AEN. С выхода ПЗУ D₀ выходит сигнал выбора МС контроллера -CS. МС ПЗУ имеет выход с открытым коллектором, поэтому выходные контакты МС следует подключить через резисторы к +5В.

      Прошивка ПЗУ приведена в таблице 22.

                                                            Таблица 22

      где Х - 0 или 1.

 

      Микросхема  К580ВН59 может обслуживать до восьми запросов на прерывание. Однако в нашей системе в режиме прерывания работают только два модуля: клавиатура и интерфейс связи. Клавиатура посылает свой запрос на прерывание по каналу IRQ0, а интерфейс связи - по каналу IRQ1. Оставшиеся шесть каналов можно сделать резервными.

      При выставлении на один из каналов IRQ сигнала высокого уровня контроллер прерываний оценивает его приоритет и формирует сигнал прерывания INT. Микропроцессор принимает сигнал INT, если прерывания разрешены, и подтверждает прием выдачей сигнала -INTA. После получения сигнала INTA контроллер выдает на шину данных D₀-D₇ код команды CALL. МП выдает еще два сигнала -INTA, которые позволяют контроллеру прерываний передать на шину данных 16-разрядный адрес подпрограммы обслуживания прерывания, причем младший байт адреса передается по первому сигналу -INTA, а старший - по второму.

      Уровни  сигналов на  входах контроллера  А₀, -WR, -RD определяют регистры контроллера, в которые необходимо записать или из которых необходимо считать команды из внутреннего буфера данных.

      Буфер шины данных управляется сигналом -CS, поступающим с дешифратора адреса, а направление передачи данных через буфер определяется сигналом -IOR.

 

2.10.  Расчет надежности  аппаратной части  микропроцессорной  системы

 

      Под надежностью изделия понимается свойство последнего сохранять свое качество при определенных условиях эксплуатации в течение заданного промежутка времени, т. е. надежность - качество, развернутое во времени. Количественно надежность характеризуется рядом интервальных, интегральных и точечных показателей.

      При расчете надежности наиболее удобно использовать точечный показатель надежности  - интенсивность отказов l(t). Интенсивность отказов определяется как вероятность невосстанавливаемого отказа изделия в единицу времени после некоторого момента времени при условии, что до этого момента времени отказ не возникал. l(t) - один из наиболее удобных количественных показателей надежности изделий электроники: интегральных схем, радиоэлектронных изделий ( транзисторов, диодов, резисторов, конденсаторов и т. д.). Изменение интенсивности отказов во времени большинства изделий электронной техники имеет существенно нелинейный характер, тем не менее на большом по времени участке работы интенсивность отказов изделия обычно мало изменяется  и принимается в практических расчетах постоянной.

      Ниже  приведены значения интенсивности  отказов l (1/ч) изделий, входящих в проектируемую микропроцессорную систему:

• Резисторы постоянные композиционные  -  5*10^{- 8}
• Конденсаторы постоянной емкости  -  10 ^{- 7}
• Диоды кремниевые  -  5*10^{- 8}
• Интегральные микросхемы кремниевые цифровые  -  3*10^{- 7}
• Разъемы  -  3*10^{- 9}

 

      Будем полагать, что при выходе хотя бы одного элемента микропроцессорной  системы из строя, вся система  перестает работать. Таким образом при расчете надежности можно представить систему в виде последовательно соединенных блоков. Каждый блок (элемент) имеет свою интенсивность отказа. 

      В нашей микропроцессорной системе  имеется:

   резисторов - 64

   конденсаторов - 7

   диодов и транзисторов - 10

   интегральных микросхем - 68

   разъемов - 6

Таким образом общая интенсивность  отказов будет равна сумме  интенсивностей отказов отдельных  элементов.

      l(t) = 2.48*10 ^{- 5} (1/ч)

Время безотказной работы  t=1/ l=40293 часа.

3.  Разработка программных модулей инициализации аппаратуры системы

 

3.1. Разработка структуры  программной инициализации  аппаратуры системы

 

      Для обеспечения работы отдельных модулей  микро-ЭВМ необходимо перед началом  работы каждого модуля его запрограммировать (т. е. задать начальные условия, условия и режим работы). Программирование осуществляется микропроцессором путем занесения управляющих слов во внутренние программно доступные регистры БИС модулей.

 

3.2.  Программа инициализации  модуля интерфейса  пользователя

 

      Описанные ниже команды программируют режим работы модуля интерфейса пользователя. Перед программированием режима необходимо установить микросхему КР580ВВ79 в исходное состояние. На вход SR следует подать напряжение высокого уровня длительностью не менее 6 тактовых импульсов. ОМ-ОЗУ датчиков и ОЗУ отображения в нулевое состояние сигналом SR не устанавливаются.