Проектирование микропроцессорной системы

Одна БИС из пары хранит байты по четным адресам  и ее входы-выходы данных должны быть подключены к одноименным линиям D₀….D₇ системной шины.

Для процесса коммутации БИС ПЗУ ОЗУ разрабатываем  коммутатор на вход которого подаются сигналы BHE и A₀. Схема обеспечивает необходимый порядок выборки микросхем ПЗУ ОЗУ в блоке памяти со словной организацией. В таблице даны комбинации сигналов для различных циклов памяти.

       

Схема коммутатора  микросхем

 

5. Блок внешнего  интерфейса

 

Для 16-ти разрядной  шины данных адресные входы периферийных БИС i8253 и КР580ВД79 подключаются к системной шине адреса со сдвигом в один разряд, то есть вход А₀ к линии А₁ шины и так далее. В этом случае сигнал А₀ системной шины адреса в блоке не используется, а обращение к внутренним регистрам периферийной БИС в управляющей программе выполняется только по командам передачи байта по четному адресу из области ввода-вывода.

 

6. Элементная база

КР580ВА86 — микросхема из микропроцессорного комплекта серии КР580, двунаправленный восьмиразрядный шинный формирователь с повышенной нагрузочной способностью. Осуществляет связь между микропроцессором и системной шиной адреса. Однако он может передавать и усиливать не только адресные сигналы, но и сигналы данных. Основное отличие, от аналогичной БИС КР580ВА87, заключается в отсутствии инверсии на выходах информационной шины.

Шинный формирователь  состоит из 8-и одинаковых функциональных блоков и схемы управления. Каждый блок содержит 2 разнонаправленных операционных усилителя. При помощи схемы управления производится разрешение передачи (выкл.) и выбор направления передачи информации. В зависимости от состояния управляющих сигналов ОЕ и Т ШФ может работать в режиме передачи (А->В или В->А) или в режиме выключено: при ОЕ=0 и Т=1 А->В, при ОЕ=0 и Т=0 В->А. При ОЕ=1 и Т=* — все выводы ШФ в состоянии выкл. Для 16-ти разрядной США используется 2 ШФ.

 
 
 
 

Назначение  выводов.

 
 
 
 
 
 
 
 
 
 
 
 
 

КР580ИР82

 
 
 
 
 
 
 

Микросхемы КР580ИР82 и КР580ИР83 - 8-разрядные адресные регистры, предназначены для связи микропроцессора с системной шиной; обладают повышенной нагрузочной способностью.  Микросхемы КР580ИР82 8-разрядный D-регистр защелка без инверсии и с тремя состояниями на выходе, КР580ИР83 8-разрядный D-регистр защелка с инверсией и тремя состояниями на выходе.

Каждая микросхема состоит из восьми одинаковых функциональных блоков и схемы управления. Блок содержит D-регистр защелку и мощный выходной вентиль без инверсии или с инверсией. При помощи схемы управления производиться стробирование записываемой информации и управление третьим состоянием мощных выходных вентилей.

В зависимости  от состояния стробирующего сигнала  микросхемы могут работать в двух режимах: в режиме  шинного формирователя и в режиме хранения.

Назначение выводов.

 

Микросхема  К537РУ18 — это статическое ОЗУ объёмом 8 Кбайта, выполнена на основе структур КМОП, по входу и выходу совместима с ТТЛ — структурами. Имеет двунаправленную 8 — разрядную шину данных, которая используется для записи, и для считывания информации. Тип выхода — ЗС. Управляющие сигналы имеют следующие назначения: CS — выбор микросхемы; А — адресные входы; Д — информационные входы/выходы, W/R — разрешение записи / считывания, СЕ — сигнал разрешения.  
В динамических ОЗУ элементом памяти является ёмкость (например, входная ёмкость полевого транзистора), что требует периодического восстановления (регенерации) записанной информации в процессе её хранения.  
ОЗУ динамического типа позволяют реализовать большой объём памяти, но они сложнее в использовании, так как необходимо наличие специальной схемы управления режимами работы. В современных динамических ОЗУ имеются встроенные системы регенерации и синхронизации. Такие ОЗУ по внешнему сигналу управления не отличаются от статических ОЗУ:

     Таблица 8. Назначение выводов микросхемы К573РФ6

 

     Таблица 8.1. Таблица истинности К573РФ6

7 Управляющая программа  ПМС

Поскольку проектируемая  МПС относится классу встраиваемых систем, ее программное обеспечение  включает в себя единственную управляющую программу, хранящуюся в ПЗУ. Благодаря этому программа начинает исполняться сразу же после включения питания системы.

Схема алгоритма  управляющей программы

После включения  питания первая команда управляющей  программы должна быть выбрана процессором по адресу FFFF0h из ПЗУ. Поэтому приступая к кодированию программы, необходимо определить номер ячейки ПЗУ для первого байта первой команды. Это должна быть команда безусловного перехода по абсолютному адресу, то есть JMP сегмент:смещение. В команде JMP указывается вычисленный ранее абсолютный адрес начала области памяти. Тогда адрес FFFFFh соответствует последней ячейке ПЗУ.

Исходя из наших  условий имеем следующую программу

org 0FFF0h ; (0-64k-1)

jmp 0F0000h:0 ;(ffff0-fff0)

org 0

MOV AX,10000

MOV DS,AX

Adrr equ 0C0h

MOV CX,100

m8253:

MOV DX,Adrr+3

MOV AL,00110110b ;управляющий байт режима