Микросхемы памяти. Общая характеристика. Основные параметры памяти

Міністерство освіти і науки, молоді та спорту Україні

Одеський національний Університет  імені І.І. Мечникова

Інститут інноваційної та післядипломної освіти

Кафедра системного програмного забезпечення і технологій дистанційного навчання

Спеціальність: комп’ютерна інженерія

 

 

 

 

Курсова робота

«Микросхемы памяти. Общая характеристика. Основные параметры памяти.»

 

 

 

  Студента 4 курсу

денної форми навчання:

Кістеньова О.В.

                                                                                                                              

Науковий керівник:

                                           Шугайло Ю.Б.

                      

                                                                                    ____________________

                                                                                (підпис керівника)

 

Рецензент

Науковий керівник:

                                              

 

 

Рекомендовано до захисту:                         Захищено на засіданні ДЕК №_____

 

Протокол засідання кафедри                      протокол №_____від «____»_______р.                                                                                                

№____ від «____»_______р.                        Оцінка___________________________

Завідуючий кафедрою                                               

_____________  _____________               

        (підпис)          (прізвище, ініціали)              Голова ДЕК_______      _______________

                                                                                                    (підпис)        (прізвище, ініціали)

 

 

Одеса 2012

Содержание

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Введение

Запоминающее устройство именуемые  также устройствами памяти, предназначены  для хранения данных. Они, в свою очередь, включают процессы, схемы логики, матрицы памяти, схемы контроля данных, дешифраторы, буферы регистры, электрические и механические компоненты.

Основными характеристиками ЗУ является :

      ➢ емкость памяти, измеряемая в битах либо в байтах;

      ➢ методы доступа к данным;

      ➢ быстродействие(время обращения к устройству);

      ➢ надежность работы, характеризуемая зависимостью от окружающей среды и колебаний напряжения питания;

      ➢ стоимость единицы памяти.

ЗУ делятся на электронные и  электронно-механические. Элекронно-механические в свою очередь делятся на два  класса: оперативно запоминающее устройства(ОЗУ) и внешне запоминающее устройство (ВЗУ).

В адресном ОЗУ каждый элемент памяти имеет адрес, соответствующий его  пространственному расположению в  запоминающей среде. Поэтому, обращение  к определенному элементу производится в соответствии с кодом его адреса. В ЗУ после приема кода осуществляется его дешифрацией, после чего следует выборка из элемента конкретной группы битов или слов.

В ассоциативном ЗУ поиск данных происходит по конкретному содержимому, независимо от его адреса. Такой  поиск информации идет с использованием определенных признаков, например, ключевых слов, которые связаны с искомыми данными. Ассоциативные устройства. Хотя и являются более сложными, обеспечивают более быстрый поиск и выбор хранимых данных.

Память, хранящая обрабатываемые в текущее время данные и выполняемые команды называется основной памятью- RAM (Random Access Memori), т.е. память с произвольным доступом. Она составляет основу системной памяти. В ПК в большинстве случаях основная оперативная память строится на микросхемах динамического типа (DRA- Dynamic Random Access), где в качестве ЗЭ используется простейшая сборка, состоящая из одного транзистора и одного конденсатора. Основными причинами широкого применения этой памяти является высокая плотность интеграции (увеличение числа ЗЭ на чип и сокращение числа чипов, необходимых для одного модуля, малое потребление энергии, тратится минимум энергии на хранение одного бита, уменьшается потребляемая системой мощность, снижается стоимость) и т.д. Но имеются и недостатки: каждый ЗЭ представляет, по сути дела, разряжаемый со временем конденсатор, поэтому чтобы предотвратить потерю хранящейся в конденсаторе информации, микросхема RAM должна регенерироваться.

Имеется другой вид памяти, который  лишен этого недостатка. Эта память называется статической (Static RAM-SRAM), где в качестве ЗЭ используется так называемый статический триггер (состоящий из 4-6 транзисторов). Из-за сложности ЗЭ плотность упаковки микросхем SRAM меньше, чем для DRAM. Следовательно, если бы SRAM устанавливалась в качестве оперативной памяти, то это привело бы к увеличению быстродействия ПК, однако при этом существенно изменилась бы его стоимость, поскольку стоимость микросхемы SRAM значительно выше стоимости DRAM.

Оперативная память соединяется с  процессором посредством адресной шины и шины данных. Каждая шина состоит из множества электрических цепей (линий или бит). Ширина (разрядность адресной шины определяет сколько адресов может быть в ОЗУ, адресное пространство), а шины данных – сколько данных может быть передано за один цикл.

Каждая передача данных между процессором  и памятью называется циклом шины. Количество бит, которые процессор  может передать за один цикл шины, влияет на производительность ПК и определяет, какой тип памяти требуется.

Для описания характеристик быстродействия оперативной памяти применяются так называемые циклы чтения/записи (или временные схемы памяти). Дело в том, что при обращении к памяти на считывание или запись1-го машинного слова расходуется больше тактов, чем на обращении к трем последующим словам. Так, для асинхронной SRAM чтение одного слова выполняется за 3 последовательностью 3-2-2-2 такта,(что означает, что чтение такта, запись – за 4 такта, чтение нескольких слов определяется первого элемента данных занимает 3 такта ЦП, включая два такта ожидания, а чтение последующих – по 2 временных такта), а запись 4-3-3-3.

 

 

 

 

 

 

 

 

Глава 1. Принцип действия

С учетом указанных в варианте составных  частей этого устройства его структурную  схему можно представить в  виде, структурной схеме.

В качестве элемента памяти используем микросхему К155РУ2 емкостью 16 – 4 – разрядных  слов. Для реализации выходного регистра считываемого слова можно использовать 8 – или 4 – разрядные универсальные  сдвиговые регистры или же 4 –  разрядный регистр хранения. Последний вариант более предпочтительней, т.к. в наличие регистре хранения инверсных выходов позволяет получить на них информацию в прямом коде при считывании ЗУ без использования дополнительных инверторов.

Счетчик адреса должен быть 4 – разрядным  двоичным, реверсивным. Выбираем микросхему К155ИЕ7. использование этого же счетчика в качестве регистра записываемого слова обеспечит простоту контроля работоспособности стекового ЗУ, т.к. по любому адресу в ЗУ всегда будет запоминаться само число.

Из указанных в варианте заданий функций блока управления стекового ЗУ установка в 0 счетчика адреса (регистра записываемого слова) реализуется с помощью ГОИ, сигнала с которого необходимо подать на R- вход счетчика.

Другой функцией блока управления должна быть выдача взаимоисключающих сигналов «Запись в ЗУ» и «Считывание из ЗУ». Их можно получить с клавишного регистра или триггера. Разрабатываемое стековое ЗУ должно работать в двух режимах: циклическом, когда запись в стек и считывание из него могут чередоваться в произвольной последовательности, и динамическом, где последовательность изменений от записи к считыванию и обратно должна быть строго периодической. Так, в варианте задания рекомендовано организовать последовательную запись 16 чисел в стек и затем их последовательное считывание. С учетом динамического режима схему получения сигналов «Запись в ЗУ» и «Считывание из ЗУ» удобно реализовать с помощью триггера, клавишного регистра и преобразователя кода.

Нажатое состояние клавиша нулевого разряда регистра будет соответствовать динамическому режиму работы стекового ЗУ. В этом случае разрешается переключение триггера сигналами на его С – входе и блокируется преобразователям кода. В циклическом режиме нажатое положение клавиша нулевого разряда преобразователя кода устанавливает триггер режима в состояние «Запись в ЗУ», а отжатое положение – в состоянии «Считывание из ЗУ».

Основным источником сигналов для  блока управления является ГИ. Для  получения из тактовых импульсов  последовательностей сигналов на входах счетчика адреса, накопителя, выполненного на интегральной микросхеме памяти (ИМП), и выполненного регистра составим схему алгоритмов работы стекового ЗУ в режимах записи и считывания данных.

Если сигналы v1 на входе ИМП будет  инверсным импульсным только в режиме записи, это избавит нас от необходимости учета задержек распространения сигналов в ИМП при занесении данных в выходной регистр при считывании. Запись в стек можно тактировать сигналом ТИ1, а изменения состояния счетчика адреса – сигналом ТИ2. однако с учетом того, что время фиксации на адресном входе ИМП меньше времени задержки выходного сигнала на входе счетчика, обе указанные микрооперации можно осуществить одновременно с сигналом ТИ1.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Глава 2. Выбор и обоснование элементной базы

В микросхемах памяти динамического типа функции ЭП выполняет электрический конденсатор, образованный внутри МДГД-структуры. Информация представляется в виде заряда: наличие заряда на конденсаторе соответствует логическому О, отсутствие логической 1. Поскольку время сохранения конденсатором заряда1 ограничено, предусматривают периодическое восстановление (регенерацию) записанной' информации. В этом состоит одна из отличительных особенностей динамических ОЗУ. Кроме того, для них необходима синхронизация, обеспечивающая требуемую последовательность включений и выключений функциональных узлов.

Для изготовления микросхем  динамических ОЗУ в основном применяют  МДП-технологию, которая позволяет  повышать быстродействие и уровень  интеграции микросхем, обеспечивать малые  токи утечки и за этот счет увеличивать время сохранения заряда на запоминающем конденсаторе.

Микросхемы динамических ОЗУ отечественного производства представлены в основном серией К565. Она включает в свой „состав ряд микросхем, "отличающихся не только своими характеристиками, но и использованными в них структурными решениями.

Рассмотрим типичный вариант  реализации динамического ОЗУ на примере микросхемы К565РУЗ информационной емкостью 16КХ1 бит. В ее структурную  схему входят выполненные в одном  кремниевом кристалле матрица накопителя, содержащая 16384 элементов памяти, расположенных на пересечениях 128 строк и 128 столбцов, 128 усилителей считывания и регенерации, дешифраторы строк и столбцов, устройство управления, устройство ввода-вывода и мультиплексный регистр адреса.

Матрица накопителя разделена  на две части по 64X64 ЭП в каждой. Между ними размещены усилители, так что каждый столбец состоит  из двух секций, подключенных к разным плечам усилителя. Элемент памяти построен по однотранзисторной схеме и  включает конденсатор Си" и транзистор УТи. Транзистор выполняет функции ключа: при' сигнале на адресной шине строки Xj —1 он открывается и соединяет конденсатор qj с j-разрядной I шиной.

Предварительно в между  обращениями - к накопителю емкости  получим СшД и СшВ з.аряжает источник напряжения uq через открытые ключевые транзисторы VT5 и VT6. При обращении к накопителю эти транзисторы закрываются и изолируют полушины aj и Bj от источника напряжения Uo. Запоминающий конденсатор Cjj выбранного ЭП подключается через открытый транзистор VT,j к полушине aj и изменяет- ее потенциал. Это изменение незначительно, так как емкость запоминающего конденсатора, равная 0,1 ..,'0,2 пФ, многоеемкости шины. 'Поэтому для индикации малого изменения потенциала шины при считывании информации применен высокочувствительный дифференциальный усилитель триггерного типа на транзисторах VT1 — VT4, включенный в середину РШ.

Кроме массива ЭП и усилителей, матрица имеет в своей структуре  опорные элементы (ЭО) по одному элементу в каждой полушине. Эти элементы в каждой половине матрицы составляют опорную строку (ОС). Опорный элемент построен аналогично запоминающему. Его назначение состоит в поддержание опорного напряжения Uo, с которым усилитель-сравнивает потенциал полушины с выбранным ЭП и -реагирует на получающуюся "при сравнении разность потенциалов положительного и отрицательного знака в зависимости от считываемого уровня. Эта операция происходит следующим образом: если выбрана для обращения строка верхней полуматрицы X, то сигнал Аб старшего разряда кода адреса строки коммутирует в селекторе опорной строки цепь через ключевой транзистор VTia для сигнала F2 к ОС2, расположенной в нижней полуматрице., Таким образом, в каждом из 128 столбцов к усилителю с разных сторон подключены ЭП и ЭО. Поскольку потенциал полушины с ЭП отличается от опорного, то в проводимости транзисторов разных плеч усилителя-триггера появляется асимметрия, которая при включении цепи его питания сигналом Рз вызывает опрокидывание триггера по преобладающему уровню^В итоге на выходах-входах А и В триггера формируются полные уровни 1 и 0. Тот из сигналов, который отражает считываемую информацию, сигнал с плеча А, коммутируется на вход устройства вывода через включевые транзисторы VT7, VT9 и VTIO, открываемые сигналами' А в,, f и Y,.. Очевидно, считан может быть только один сигнал с выбранного дешифратором столбца: Y; = 1. У остальных столбцов ключи VT10 закрыты. Сигнал F4 зависит от наличия сигнала CAS-при отсутствии последнего он не формируется и ключ VT9 закрыт" Сигнал на входе-выходе А триггера-усилителя выполняет также функцию восстановления уровня заряда запоминающего конденсатора Сц, т. е. функцию регенерации информации Причем эта операция происходит в ЭП выбранной строки одновременно. Таким образом, при каждом обращении к матрице для считывания информации автоматически осуществляется регенерация информации во всех ЭП, принадлежащих выбранной строке