Логические элементы

СОДЕРЖАНИЕ

 

1 Теоретический практикум                                                                                 3

1.1 Полный сумматор. Принципы построения                                                   3

1.2 Схема наращивания количества  выходов дешифратора                             5

1.3 Логические функции «неравнозначность», «равнозначность»                  6

2 Практическое задание                                                                                        8

2.1 Задание 1                                                                                                          8      

2.2 Задание 2       10

Библиографический список                     12

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1 ТЕОРЕТИЧЕСКИЙ  ПРАКТИКУМ

1.1 Полный сумматор. Принципы построения

 

Сумматор — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных  кодов двух (бинарный), трёх (тринарный) или n чисел (n-нарный). При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Сумматоры являются комбинационными схемами, выполняющими бинарную (двухоперандные), тринарную (трёхоперандные) или n-арную (n-операндную) логическую функцию сложения. Входят в состав узлов арифметическо-логических устройств (АЛУ).

 

Полный сумматор

 

Полные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.

 

Принцип построения

 

Полный сумматор строится на базе двух полусумматоров.

Построим таблицу истинности для полного сумматора

Таблица 1 – Таблица  истинности полусумматора

a	b	c	P	P”=S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

 

 

 

 

 

 

 

 

 

 

 

 

 

S’, S”- выход суммы полусумматоров.

P’, P” – выход переноса полусумматоров

a,b – суммируемые числа одного разряда

с – перенос из предыдущего  разряда

P” = S – выход суммы

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 1 – Схема полусумматора

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 2 - Условное графическое изображение полного сумматора

 

 

 

 

 

1.2 Схема наращивания количества выходов дешифратора

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 3 - Схема наращивания  количества выходов дешифратора 1-й способ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 4 - Схема наращивания количества выходов дешифратора 2-й способ

 

1.3 Логические функции «неравнозначность», «равнозначность»

 

 

Рисунок 5 – Элемент  «Неравнозначность»

На выходе такого элемента должен быть логический 0, если на входах одновременно присутствуют одинаковые логические переменные (единицы или нули).    

Таблица 2 – Таблица  истинности элемента «Неравнозначность»

	X1	X2	F
0	0	0	0
1	0	1	1
2	1	0	1
3	1	1	0

 

 

 

 

По исходным данным составляем таблицу истинности.

Из данной таблицы  следует, что 

 

Рисунок 6 – Элемент «Равнозначность»

 

На выходе такого элемента должна быть логическая 1, если на входах одновременно присутствуют одинаковые логические переменные (единицы или нули).    

 

Таблица 3 – Таблица истинности элемента «Равнозначность»

	X1	X2	F
0	0	0	1
1	0	1	0
2	1	0	0
3	1	1	1

 

 

 

 

По исходным данным составляем таблицу истинности

Из данной таблицы  следует, что 

Отсюда видно, что функция равнозначности является отрицанием функции неравнозначности.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2 ПРАКТИЧЕСКОЕ ЗАДАНИЕ

 

 

Задание 1. Провести оптимизацию функций методом матриц Карно. Построить оптимальную схему в: 1) базисе И-НЕ, 2) базисе ИЛИ-НЕ, 3) смешанном базисе.

 

X(abcd)=∑0,4,8,12,6,2,10,3,7,9,13

Неопределенные условия – 14

 

Таблица 4 – Матрица Карно

 

 

\cd ab	00	01	11	10
00	1	0	1	1
01	1	0	1	1
11	1	1	0	-
10	1	1	0	1

 

 

 

 

 

 

 

 

Оптимизируем функцию  методом матрицы Карно по заданным условиям, из которой получаем сокращенную КНФ:

 

 

 

 

 

 

 

 

 

 

Рисунок 7 – Схема в базисе И-НЕ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 8 – Схема в базисе ИЛИ-НЕ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 9 – Схема в смешанном базисе

 

 

 

 

 

 

 

 

Задание 2. Реализовать функцию на базе: 1) трехразрядного дешифратора, 2) мультиплексора 8:1

 

X(abcd) = ∑ 0,4,5,8,12,13

 

Реализация  функции на базе трехразрядного дешифратора

 

Таблица 5 – Таблица  истинности трехразрядного дешифратора

a	b	c	d
0	0	0	0
0	1	0	0
0	1	0	1
1	0	0	0
1	1	0	0
1	1	0	1

 

 

 

 

 

 

 

 

 

Выпишем в таблицу значения, при которых функция принимает значение «1»

Исходя из таблицы  можно проследить, что функция  не зависит от значения переменной a, т.к при одинаковых наборах переменных b, c и d и различных значениях a функция сохраняет результат. Следовательно мы можем подать на входы дешифратора только переменные b, c и d, и получить необходимый результат, но при этом вход переменной a остается незадействованным. Для того, чтобы включить переменную а в схему обозначим полученный результат работы дешифратора новой переменной k, и составим логическое уравнение: , следовательно, . Полученный результат оформим в виде комбинационной схемы.

 

 

 

 

 

 

Рисунок 10 – Схема трехразрядного дешифратора

Реализация  функции на базе мультиплексора 8:1

 

Для реализации функции  на базе мультиплексора используем тот же принцип, что и для дешифратора, но дополнительно задействуем инверсный выход мультиплексора. Обозначим прямой выход мультиплексора новой переменной k,  и составим логическое уравнение: , следовательно, . Т.к. k – это прямой выход мультиплексора, то - инверсный. Учитывая это, полученный результат оформим в виде комбинационной схемы.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 11 – Схема мультиплексора 8:1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

 

1. Угрюмов, Е.П. Цифровая  схемотехника [Текст] / Е.П.Угрюмов. –  СПб.:

БХВ-Петербург, 2001.-528 с.

2. Базарова, И.А. Цифровая  схемотехника [Текст] / И.А.Базарова. –  Ухта:

УГТУ, 2004. – 140 с.