Изучение комбинационных элементов

Дисциплина: Схемотехника ЭВМ       

Лабораторная работа № 1  Изучение комбинационных элементов

Цель работы: изучить принципы использования комбинационных элементов при построении цифровых схем.

Основные приемы выполнения работы. Основные методы работы в системе проектирования WebPACK ISE

Программные средства WebPACK ISE представляют собой систему сквозного проектирования, которая реализует все этапы  создания цифрового устройства на базе ПЛИС, включая программирование кристалла: разработка проекта, синтез, моделирование, трассировка и загрузка в кристалл.

Управляющая оболочка пакета WebPACK ISE Навигатор  проекта (Project Navigator) управляет всеми  процессами проектирования. Запуск всех необходимых программных модулей  пакета осуществляется непосредственно  в среде Навигатора проекта (см. рис. 1).

Рис. 1

Основное окно Навигатора проекта  помимо стандартных элементов управления (основного меню и оперативной  панели управления) содержит четыре встроенных окна.

В окне исходных модулей (Sources in Project) отображается иерархическая структура проекта. Каждый тип модуля имеет соответствующее графическое обозначение - пиктограмму.

Окно необходимых процедур (Processes for Current Source) показывает маршрут обработки  выделенного исходного модуля. Последовательность и содержание этапов определяется типом исходного модуля. В этом же окне указывается информация о дополнительных инструментах, которые могут быть использованы на каждом этапе.

Окно консольных сообщений (Console) предназначено  для вывода информации о ходе работы с проектом.

Окно интегрированного текстового редактора становится активным, если для проектируемого устройства или  используемых библиотек выбран способ описания на языке HDL.

В процессе работы можно выделить следующие этапы:

создание нового проекта (выбор семейства и типа ПЛИС, а также средств синтеза);

подготовка описания проектируемого устройства в схемотехнической, алгоритмической  или текстовой форме;

функциональное моделирование;

синтез устройства и др.

Исходная информация о проектируемом  устройстве может быть представлена в виде принципиальных схем, описаний на языке HDL, диаграмм состояний и библиотек пользователя. Функциональное моделирование устройства производится без учета реальных значений задержек прохождения сигналов и позволяет проконтролировать соответствие выходных сигналов алгоритмам работы проектируемого устройства.

При обнаружении ошибок на любом  из этапов (например, логических ошибок на этапе функционального моделирования  или при получении неудовлетворительных результатов временного моделирования) следует вернуться на стадию разработки исходных описаний проекта, внести необходимые изменения и повторить последующие этапы.

Рассмотрим основные методы работы в WebPACK ISE на примере простого проекта.

Создание нового проекта инициируется командой File -> New Project основного меню. При выборе этого пункта меню открывается диалоговая панель, в которой разработчик должен указать имя и расположение проекта на жестком диске, а также выбрать семейство ПЛИС, тип кристалла и средства синтеза устройства. Введем следующие данные в диалоговом окне:

Project Name:   I01_01a

Project Location:  D:\01I1\SHEM\Projects\BR1\I01_01a

Device Family:  XC9500_CPLDs

Device: Auto   Auto XC9500

Synthesis Tool:  XST VHDL

После ввода указанных данных в  окне исходных модулей проекта нажимается клавиша OK, после чего в окне исходных модулей (Sources in Project) появится пиктограмма основного модуля.

Для ввода  описания проекта следует выбрать: Project -> New Source. Далее открывается список, из которого надо выбрать пункт Schematic (схемотехническое представление). В окне File Name задается имя файла, например, I01_01a, затем последовательно нажимаются клавиши Next и в следующем окне Finish. После этого открывается окно схемного редактора (см. рис. 2). В случае успешного завершения создания исходного модуля он автоматически добавляется к проекту и отображается в окне исходных модулей в виде соответствующей пиктограммы.

 

Рис. 2

 

Рассмотрим ввод схемы, приведенной  на рис. 3.

 

Рис. 3

В WebPACK ISE элемент 1 реализуется на элементе nand2, элемент 2 - на элементе and2,   элемент 3 - на элементе nor2.

Для ввода элементов надо нажать кнопку на инструментальной панели, затем в окне Categories выбирается пункт Logic, а в окне Symbols – нужный элемент, например, nand2. Выбранный элемент устанавливается в нужном месте схемы и фиксируется нажатием левой клавиши мыши. Окончательный вариант расстановки элементов показан на рис. 4.

Рис. 4

После установки элементов проводятся связи, для выбора этого режима надо нажать клавишу ESC на клавиатуре, а затем кнопку на инструментальной панели. Связи проводятся при нажатой левой клавиши мыши. После проведения связей схема принимает вид, показанный на рис. 5.

Рис. 5

Контрольные точки (маркеры), в  которых необходимо получить временные диаграммы, надо поключить к контактам ввода-вывода. Для этого надо нажать кнопку на инструментальной панели, затем, установив переключатель в положение Input, задать маркеры на входные сигналы нажатием левой клавиши мыши (в данной схеме – это входы x₁, x₂, x₃). После этого, установив переключатель в положение Output, задать маркеры на выходные сигналы нажатием левой клавиши мыши (в данной схеме – это выход y) , после чего надо нажать клавишу ESC. После этих действий схема должна принять вид, показанный на рис. 6. 

 

Рис. 6

Для задания нужных имен надо дважды щелкнуть мышкой на соответствующем  маркере и в появившемся окне Object Properties в поле Name задать требуемое имя и нажать клавишу OK. После этих действий с каждым контактом схема должна принять вид, показанный на рис. 7.

 

Рис. 7

После этого схему надо сохранить  и вернуться в Навигатора проекта, закрыв схемный редактор.

Далее выполняется моделирование, для этого сначала необходимо создать входную последовательность сигналов с использованием программы HDL Bencher. Для запуска HDL Bencher выполняется последовательность команд Project -> New Source -> Test Bench Waveform с именем tb01_01а, которое вводится в окне File Name (см. рис. 8), а затем дважды нажимается клавиша Next, после этого клавиша Finish. В появившемся окне задаются  значения Check outputs и Assign inputs  по 20 нс.

Затем нажимается клавиша OK, после чего появляется окно, показанное на рис. 9.

Рис. 8

Рис. 9

Cиниe ячейки служат для ввода входных воздействий, желтые ячейки для ввода ожидаемого результата. Нажатиями левой клавиши мыши в соответствующих точках на сигналах X1, X2 и X3 зададим входную диаграмму, показанную на рис. 10, после чего полученную диаграмму надо сохранить и вернуться в Навигатор проекта, закрыв программу HDL Bencher.

Рис. 10

Для моделирования выберем в  окне исходных модулей tb01_01а.tbw, а в  окне процессов двойным щелчком  мыши на «Simulate  Behavioural VHDL Model» запустим моделирование.

После запуска моделирования откроется  окно программы моделирования ModelSim XE, в котором можно просмотреть результат работы схемы:

Рис. 11

Порядок выполнения работы

1. Разработать схемы для представленных  ниже функций, проверить правильность  их функционирования с помощью  временных диаграмм и сравнить результаты с таблицами истинности, составленными по исходным выражениям:     y=x₁x₂ v x₃ x₄; y=x₁ & x₃v x₂ & x₃ v x₁ & x₄.

2. Для заданных в табл. 1 функций  составить схемы, проверить правильность  их функционирования с помощью  временных диаграмм и сравнить результаты с таблицами истинности, составленными по исходным выражениям.

Таблица 1

Вариант	Функция	Вариант	Функция
1		6
2		7
3		8
4		9
5		10

 

3. Для заданных в табл. 2 функций  составить формулы, осуществить  минимизацию с помощью диаграмм  Вейча и синтезировать схему. Функции задаются номерамии тех наборов, на которых функции равны единице.

Таблица 2

Вариант	Наборы	Вариант	Наборы
1	2, 6, 7,10,14,15	6	0, 1, 7, 8, 9, 15
2	0, 1, 4, 9, 11, 12	7	3, 6, 7, 11, 13, 15
3	0, 2, 4, 8, 9, 13	8	0, 6, 7, 9,  14, 15
4	0, 1, 5, 13, 14, 15	9	2, 3, 7, 8, 10,11
5	0, 4, 7,12, 13, 15	10	1, 6, 7, 8, 13, 15

 

Дополнительные задания

4. Синтезировать схему одноразрядного  комбинационного сумматора и  провести моделирование полученной  схемы.

5. Синтезировать схему по заданию  преподавателя.