Цифровые счетчики импульсов

2. Тривалість  сигналу C1 повинна бути малої, тому що  З1 - інверсний, а тригер, що приймає команду спрацьовує по наростаючому фронті. Тривалість сигналу З2 повинна бути не менш 38 нс.

3. На інформаційних  входах код команди повинен  бути зафіксований до появи  сигналу запису команди й утримуватися до зняття сигналу запису команди.

4. Вихідні  сигнали повинні бути в нормальному виді.

5. Вихідні  сигнали повинні бути сформовані  не більш, ніж за 100 нс. Частота  вихідних сигналів - 5 Мгц.

 

3.2. Вибір і опис використовуваних  мікросхем.

 

Немаловажну роль у технічних характеристиках  розроблювального вузла грає правильно  підібрана серія мікросхем. Різні  характеристики, параметри й умови  впливають на вибір базової серії. Розглянемо кілька серій стандартних Ттлш-Елементів (Табл. 2.).

 

Табл. 2.

Динамічні параметри мікросхем ТТЛ.

Серія ИС	tср.здр	P,мВт	I1вх,мкА	I0вх,мА	F,МГц	I1вых,мА	I0вых,мА	n	tср.здр,пДж
74/ ДО155	10	10	40	-1,6	35	-0,4	16	10	100
74S / ДО531	3	19	50	-2	125	-1,0	20	10	57
74LS / ДО555	9,5	2	20	-0,4	45	-0,4	8	20	19
74ALS / КР1533	4	1	20	-0,1	50	-0,4	8	20	4

 

З табл. 2. видно, що для реалізації розроблювального нами вузла найкраще використовувати серії КР1533, ДО531, ДО555.

Примітка. При спільному використанні мікросхем ТТЛ високочастотн, стандартних і мікропотужних варто враховувати, що мікросхеми серії ДО531 дають збільшений рівень перешкод по шинах живлення через більші по силі й коротких за часом імпульсів наскрізного струму короткого замикання вихідних транзисторів логічних елементів. Частина друкованої плати з мікросхемами серії ДО531 повинна мати окремі, дуже низкоомные шини живлення. Струмоведучі сигнальні доріжки повинні бути найкоротшими, щоб не випромінювалися перешкоди.

 

Достоїнства й недоліки обраних серій.

 

Достоїнства серій ДО531 - малий час перемикання, а недолік більша споживана потужність.

Достоїнства серій ДО1533 - малий час перемикання й мала споживана потужність.

 

Табл. 3.

Технічні характеристики обраних  серій.

 

Параметр	Умови виміру	ДО155	ДО531	КР1533
Uвх0,В	Uвх1 або Uвх0 присутні	0,8 min	0,8 min	0,5 max
Uвх1,В	на всіх входах	2 max	2 max	2 min
Uвых0,В	Uи.п. = 4,5 У	0,4 Iвых0 = 16 мА	0,5 Iвых0 = 8 мА	0,5
Uвых1,В	Uи.п. = 4,5 У	2,4 Iвых1 = -0,8 мА	2,7 Iвых1 = -1 мА	2,4
Iвх0,мА	Uи.п. = 5,5 У, Uвх0 = 0,4 У	-1,6 max	-2,0 max	-0,1
Iвх1,max,мА	Uи.п. = 5,5 У, Uвх1 = 10 У	1 max	1 max	0,02
Iвых0,мкА	Uи.п. = 5,5 У, Uвых = 0,4 У, Uвх = 2 У	-40 max	-50 max	8000
Iвых1,мкА	Uи.п.1 = 4,5 У, Uвых1 = 5,5 У	250 max	250 max	-400

 

 

Опис  інтегральних схем, використовуваних

при проектуванні вузла

КР1533ИЕ18 Четырехразрядный двійковий лічильник із  синхронною установкою  в стан  логічного нуля

 

C - тактовий вхід

R – синхронне скидання в нульовий стан значенням сигналу

EWR - рахунок значенням сигналу 

ECR - дозвіл рахунку

ЕСТ - дозвіл переносу

CR - перенос

 

 

 

 

 

 

 

 

 

Корпус DIP16, технічні умови бКО.348.806-27ТУ, I_пср=21 мА,  Т_зср=24,5 нС, функція 4P, M2, СИНХР.

 

КР1533ТМ2 Два D - тригери синхронних з виходами, що доповнюють

 

          C1, C2 - тактовий вхід

R1, R2 - асинхронне скидання в нульовий стан значенням сигналу

S1, S2 - асинхронне скидання в нульовий стан значенням сигналу

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Корпус DIP14, технічні умови бК0.348.806-02ТУ, I_пср=4 мА, Т_зср=17 нС, функції 2*D, RS, FF.

 

Елементи 2 І-НЕ - КР1533ЛА3

Iпот=2.2 m, 7-общ., 14- +5У; t_з = 8 нс. бк0.348.806-01 ТУ

&

&

&

 

 

 

 

 

&

 

 

 

 

 

Елементи НЕ - КР1533ЛН1

Iпот=2.2 m, 7-общ., 14- +5У; tз = 10нс. бк0.348.806-01 ТУ

 

 

 

 

 

 

 

Елементи 2 АБО - КР1533ЛЛ1

Iпот=4.5 m, 7-общ., 14- +5У; tз = 13нс. бк0.348.806-40 ТУ

 

 

 

 

 

 

 

 

 

 

 

 

Елементи 2 АБО - КР1533ЛЛ4

Iпот=7.8 m, 7-общ., 14- +5У; tз = 10.5нс. бк0.348.806-40 ТУ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Елементи 2 И - КР1533ЧИ1

Iпот=3.2 m, 7-общ., 14- +5У; tз = 12нс. бк0.348.806-40 ТУ

 

 

 

 

 

 

 

 

 

 

 

 

 

Елементи НЕ - КР1533ЛН8

Iпот=7.5 m, 7-общ., 14- +5У; tз = 6.5нс. бк0.348.806-01 ТУ

 

 

 

 

 

 

 

 

 

 

 

8-і розрядний універсальний  регістр зрушення КР1533ИР13

Iпот=40 m, 12 - загальний, 24 - +5У; tз = 14нс. бк0.348.806-49 ТУ

 

RG

<->

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Режим	S0	S1	R
Зберігання	0	0	0
Зрушення вліво	1	0	0
Зрушення вправо	0	1	0
Скидання	X	X	1

 

 

 

 

          Два D-Тригери синхронних з виходами, що доповнюють, КР1533ТМ2

Iпот=4m, 7-загальний, 14- +5B; tз = 18нс. бк0.348.806-02 ТУ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4-х розрядний двійковий синхронний лічильник КР1533 ИЕ10

Iпот=21m, 8-загальний, 16- +5B; tз = 27нс. бк0.348.806-27 ТУ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

       Сигнал закінчення рахунку ТС з'являється тоді, коли на всіх виходах рівні виявляться високими (1111).

 

 

 

 

4-х розрядний двійковий реверсивний лічильник КР1533 ИЕ13

Iпот=22m, 8-загальний, 16- +5B; tз = 32.5нс. бк0.348.806-17 ТУ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3.3. Можливі варіанти реалізації  проектованої схеми

1. Варіант реалізації «Реверсивний регістр зрушення».

 

Розглянемо роботу даної реалізації(див. додаток ): При включенні живлення основні компоненти (тригери, регістри) перебувають у початковому стані, що забезпечує видачу на виходи Z напруги низького рівня. Далі очікується команда. По синхроімпульсі C1 запису коду операції  команда записується в регістр команд (представлений двома синхронно-асинхронними RS - тригерами) , що текет команда не порушує початковий стан поки не прийде сигнал C2 виконати операцію.

По приходу C2, якщо поточна команда режим що чекає або автоколебательный, відбувається установка тригера Т.. дозволу роботи в «1», дозволяється завантаження в регістр, як тільки відбулося завантаження видається перший вихідний сигнал на виході, що скидає(установлює в «0») тригер відповідальний за початкове завантаження регістрів, що говорить почати виконання одного циклу роботи, тобто видачу сигналів Z з відповідних виходів регістра.

Опишемо формування вихідних сигналів: Після завантаження початкового стану, тобто «1» з'являється у відповідному розряді регістра, потім ця «1» скидає тригер T.. початкового завантаження й регістру посилає команда зрушувати убік мол. розрядів(або зрушувати убік старших).

C

Z1

Z2

Z3

Z4

Z5

Z6

Z7

Z8

Z9

Z10

 

Для формування цих вихідних сигналів використовуються два тригери, один відповідає за проходження першої половини (T.. установлюється в «0») і другої половини (T.. установлюється в «1») , поділ на половини відбувається по сигналі Z10 рівним «1». Другий тригер відповідає за напрямок зрушення, видаючи сигнали М0 і М1 на відповідні входи регістрів зрушення.

При початку  циклу відбувається зрушення «1» убік мол. Розрядів (видаються Z5, Z4, Z3, Z2, Z1) , регістр напрямку по Z1 міняє напрямок убік старших розрядів (видаються Z2, Z3 .. Z10) , регістр напрямку по Z10 міняє напрямок убік мол. Розрядів (видаються Z9, Z8 .. Z3) і так далі. Для видачі правильних комбінацій сигналу при поточному напрямку зрушення потрібно контролювати сигнали Z1, Z10, Z3, Z6 і стану виходів тригерів(T..,T..).

Кінець  циклу контролюється сигналами Z6, М1 і інверсним виходом T.. , рівними  «1». По досягненні кінця циклу перевіряються умови:

Якщо  це режим що чекає То зупинити видавати сигнали Z, перейти в початковий стан і чекати сигнали C1, C2. Якщо це режим автоколебательный То Якщо немає команди останова (тобто регістр команди зберігає режим автоколебательный, а тригер дозволу команди не перемикався) Те відбувається повтор циклу, тобто триває зрушення убік мол. розрядів.

Інакше  Якщо ж прийшла команда останова, те тригер дозволу команда встановиться в «0», що говорить перейти в початковий стан всім компонентам.

Сигнал C2 при виконанні команди останова не потрібно, тому що режими що чекає й автоколебательный залежні від «кінця» циклу.

У висновку опису роботи даної реалізації підіб'ємо підсумок:

 Початковий стан системи не порушиться по приходу команди, через відсутність ІЗ2 ,також і сигнал З2 при наявності команди останова.

Сигнали C1, C2  повинні задовольняти вище сказаними  вимогами.

 

3.3.2. Варіант реалізації «Лічильник + Дешифратор».

 

Розглянемо роботу даної реалізації(див. додаток):

Принцип виконання команд і керування режимами аналогічно у вище описаній реалізації ,з деякими відмінностями:

У цій  реалізації не потрібен тригер відповідальний за початкове завантаження .Робочими компонентами є - лічильник 4-х розрядний + розряд переносу й дешифратори.

При початковій установці на виході лічильника низький рівень, що говорить дешифраторам видавати на всі, крім нульового виходу одиниці, які перетворяться в низькі рівні виходів Z.

При роботі лічильника в режимі рахунку, (тобто  йде виконання циклу роботи), що відповідає комбінація на виході лічильника за допомогою 4-х двох входовых логічних елементів і-не - утворюючий дешифратор 2 на 4 управляють 4-мя дешифраторами.

Керування 4-мя дешифраторами організується в такий спосіб:

робочий цикл складається з 29 тактів.

Кожний з 4-х DC являє собою один DC 3 на 8, тобто цикл розбивається на 4-е частини, де за кожну частину відповідає тільки один DC,  отже для видачі першої частини циклу на відповідних виходах Z потрібно залишити працювати перший, а інші 3-і відключити, тобто на виходах DC-Ов установити високий рівень. Аналогічно надходимо для кожної частини циклу.