Автор: Пользователь скрыл имя, 27 Декабря 2010 в 21:13, реферат
Процессоры бывают: сигнальные, коммуникационные, общего назначения, специализированные
Машинный такт – интервал времени, в течении которого выполняется одна микрокоманда.
1 Обобщенная структура центрального процессора 4
2 Центральное Устройство Управления 5
3 Основные характеристики и классификация устройств управления 6
4 Арифметико-Логическое Устройство (АЛУ) 7
5 Назначение и классификация АЛУ 8
5.1 Структура АЛУ для сложения и вычитания чисел с фиксированной запятой 10
5.2 Структура АЛУ для умножения чисел с фиксированной запятой (сумматор частичных произведений) 12
5.3 Умножение, начиная с младших разрядов множителя со сдвигом суммы частичных произведений вправо и при неподвижном множимом 13
5.4 Умножение, начиная с младших разрядов множителя при сдвиге множимого влево и неподвижной сумме частичных произведений 14
5.5 Умножение, начиная со старших разрядов множителя при сдвиге суммы частичных произведений влево и неподвижном множимом 15
5.6 Умножение, начиная со старших разрядов множителя при сдвиге вправо множимого и неподвижной сумме частичных произведений 15
5.7 Методы ускорения умножения. Умножения на 2 разряда множителя 16
5.8 Деление дробных чисел 18
5.9 Деление целых положительных чисел 18
6 Классификация аппаратных средств многопроцессорных вычислительных комплексов (МПВК) по Ф.Г. Энслоу 19
6.1 МПВК с общей шиной 19
6.2 МПВК с перекрестной коммутацией 20
6.3 МПВК с многовходовыми ОЗУ 20
6.4 Ассоциативные вычислительные системы 21
6.5 Матричные вычислительные системы 22
6.6 Принципы векторной обработки 23
6.7 Факторы, снижающие производительность векторных ЭВМ. Возможность векторной обработки программ 24
6.8 Препятствия для векторизации 25
7 Использование параллельных вычислительных систем. Закон Амдала 25
8 Конвейерная и суперскалярная обработка 26
9 Принципы управления внешними устройствами. Понятие интерфейса ввода-вывода 27
9.1 Типы интерфейсов 28
10 Управление обменом данными 28
11 Понятие подхода открытых систем. Свойства открытых систем 29
11.1 Профили стандартов открытых систем 29
12 Архитектура открытых систем 30
12.1 Преимущества идеологии открытых систем 31
12.2 Открытые системы и объектно-ориентированный подход 32
13 Вычислительные системы. Назначение. Принципы построения. Признаки структурной и функциональной организации 33
13.1 Классификация архитектур вычислительных систем. Классификация Флинна 34
13.2 Классификация Шора 35
13.3 Способы доступа к модулям памяти параллельных компьютеров 39
13.4 Современное состояние параллельных вычислительных технологий 39
14 MPP-архитектура 41
15 SMP-архитектура 42
16 PVP-архитектура 42
17 Кластерные системы 42
18 MBC-архитектура 44
19 NUMA-архитектура 45
Заключение: 46
Список литературы: 47
Классификация: 1) аппаратное 2) логическое (за счет развертывания процесса умножения во времени) 3) алгоритмическое (смешанные)
Устранение фиктивных операций сложения и объединение одноразрядных сдвигов в единые многоразрядные сдвиги.
Аппаратные методы – развертывание процесса умножения в пространстве, за счет укрупнения блоков обрабатываемой информации и уменьшения числа этих блоков.
Эти
методы вызывают усложнение схемы АЛУ
и не затрагивают схемы управления.
При реализации логических методов
ускорения умножения
Виды аппаратных методов ускорения умножения:
Сводится
к многократному вычитанию
Сравнение величины модуля делимого и делителя, а впоследствии и остатков в ЭВМ производится с помощью операции вычитания (с помощью знака разности). Умножение делимого, а впоследствии остатков от деления на основание системы счисления осуществляется сдвигом исходного числа влево на 1 разряд. Z = X / Y. X – делимое, Y –делитель.
Делимое всегда берется двойным словом – 2n. Делитель – n. Модули операндов формируют n-1 разрядную сумму, часть частного и n-разрядный остаток со своим знаком. Знак остатка должен совпадать со знаком делимого. При большей величине модуля делимого и малой делителя – случай некорректного деления => перед началом необходимо провести проверку на корректность деления. Z=|X|/|Y| < 2^(n-1). Проверку можно совместить с первым шагом деления. |X|-2^(n-1)|Y|<0. Если результат пробного вычитания >0, то |Z|>=2^(n-1), и деление невозможно. Если <0, то можно выполнить деление.
Алгоритм
деления с неподвижным
1. Берутся модули от делимого и делителя.
2.
Исходное значение частичного
остатка полагается равным
3.
Частичный остаток удваивается
путем сдвига на один разряд
влево, при этом в
4.
Из сдвинутого частичного
5.
Очередная цифра модуля
6.
Пункты 3-5 последовательно выполняются
для получения всех цифр
7.
Знак частного плюс, если знаки
делимого и делителя одинаковы,
Алгоритм без восстановления остатка:
4.
Из сдвинутого частичного
5.
Очередная цифра модуля
Физическая или логическая (опр. методы передачи инфы по проводам). Все устройства в ней. Связь только между двумя устройствами. Малонадежны, делают дополнительную шину, которую можно использовать для ускорения работы. Достоинства – простота выполнения, доступ всех модулей к ОЗУ. Низкое быстродействие и надежность.
Три вида:
Достоинства: обмен информацией по нескольким путям эффективнее. Скорость передачи выше, чем в первом случае, отсутствие проблем при параллельной работе процессоров, упрощенны интерфейсы, отсутствие конфликтов, возможность установления связи на любое длительное время.
Недостатки – сложность наращивания, дороговизна компьютерной матрицы.
Особенности:
Предпосылки
их появления – обработка
Рис. 7 Ассоциативные вычислительные системы
Достижение наивысшей степени параллелизма обработки возможно, когда число обрабатываемых элементов равно числу слов.
Выполняют
последовательно поразрядные
Рис.
8 Матричные вычислительные системы
Многомодальная
логика – каждый ПЭ может бsnm активным
или пассивным.
Векторная
обработка увеличивает скорость
и эффективность обработки за
счет того, что обработка целого
набора (вектора) данных выполняется
одной командой. Скорость выполнения
операций в векторном режиме приблизительно
в 10 раз выше скорости скалярной
обработки. Для фрагмента типа
Do i = 1, n
A(i) = B(i)+C(i)
End
Do
в
скалярном режиме потребуется сгенерировать
целую последовательность команд: прочитать
элемент B(I), прочитать элемент C(I), выполнить
сложение, записать результат в A(I),
увеличить параметр цикла, проверить
условие цикла. В векторном режиме
этот фрагмент преобразуется в: загрузить
порцию массива B, загрузить порцию
массива C (эти две операции будут
выполняться со сдвигом в один
такт, т.е. практически одновременно),
векторное сложение, запись порции
массива в память, если размер массивов
больше длины векторных регистров,
то повторить эту
Перед
тем, как векторная операция начнет
выдавать результаты, проходит некоторое
время (startup), связанное с заполнением
конвейера и подкачкой